JP2846904B2 - 付加演算装置制御方式 - Google Patents
付加演算装置制御方式Info
- Publication number
- JP2846904B2 JP2846904B2 JP1294300A JP29430089A JP2846904B2 JP 2846904 B2 JP2846904 B2 JP 2846904B2 JP 1294300 A JP1294300 A JP 1294300A JP 29430089 A JP29430089 A JP 29430089A JP 2846904 B2 JP2846904 B2 JP 2846904B2
- Authority
- JP
- Japan
- Prior art keywords
- additional
- instruction
- arithmetic
- processing unit
- additional processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
Description
【発明の詳細な説明】 〔概要〕 主演算装置の他に付加演算装置を有する計算機システ
ムの付加演算装置制御方式に関し、 同一種類の付加演算装置を複数設け、全付加演算装置
での並列処理が可能で、システムのハードウェア構成の
柔軟性が向上し、効率的な動作を行なうことを目的と
し、 主演算装置及び複数の付加演算装置を有する計算機シ
ステムで該複数の付加演算装置を制御する付加演算装置
制御方式において、該複数の付加演算装置夫々に付加演
算装置毎に異なる識別子を設定し、付加演算装置で実行
する付加演算装置命令に該複数の付加演算装置を識別す
る該識別子を記述し、該主演算装置で該付加演算装置命
令を該複数の付加演算装置に転送して付加演算を行なわ
せ、該付加演算の終了を待たずに次の命令を実行し、該
複数の付加演算装置夫々で転送された付加演算装置命令
の識別子を自装置の識別子と比較して両者が一致した付
加演算装置に該付加演算装置命令を格納し、該複数の付
加演算装置は夫々格納の順に付加演算装置命令を実行す
るよう構成する。
ムの付加演算装置制御方式に関し、 同一種類の付加演算装置を複数設け、全付加演算装置
での並列処理が可能で、システムのハードウェア構成の
柔軟性が向上し、効率的な動作を行なうことを目的と
し、 主演算装置及び複数の付加演算装置を有する計算機シ
ステムで該複数の付加演算装置を制御する付加演算装置
制御方式において、該複数の付加演算装置夫々に付加演
算装置毎に異なる識別子を設定し、付加演算装置で実行
する付加演算装置命令に該複数の付加演算装置を識別す
る該識別子を記述し、該主演算装置で該付加演算装置命
令を該複数の付加演算装置に転送して付加演算を行なわ
せ、該付加演算の終了を待たずに次の命令を実行し、該
複数の付加演算装置夫々で転送された付加演算装置命令
の識別子を自装置の識別子と比較して両者が一致した付
加演算装置に該付加演算装置命令を格納し、該複数の付
加演算装置は夫々格納の順に付加演算装置命令を実行す
るよう構成する。
本発明は付加演算装置制御方式に関し、主演算装置の
他に付加演算装置を有する計算機システムの付加演算装
置制御方式に関する。
他に付加演算装置を有する計算機システムの付加演算装
置制御方式に関する。
計算機システムの性能を向上させる手段の一つとし
て、主演算装置即ち本来の演算装置には無い演算機能を
浮動小数点演算装置、十進演算装置等の付加的な演算装
置により提供する方法がある。特に、主演算装置が付加
演算装置の処理終了を待たずに処理を続行できる場合に
は、並列処理効果による性能向上が期待できる。さら
に、このような演算が頻繁に出現する状況においては、
付加演算装置を複数個搭載することにより、性能向上を
図る事が可能である。
て、主演算装置即ち本来の演算装置には無い演算機能を
浮動小数点演算装置、十進演算装置等の付加的な演算装
置により提供する方法がある。特に、主演算装置が付加
演算装置の処理終了を待たずに処理を続行できる場合に
は、並列処理効果による性能向上が期待できる。さら
に、このような演算が頻繁に出現する状況においては、
付加演算装置を複数個搭載することにより、性能向上を
図る事が可能である。
第４図は従来の付加演算装置制御方式の一例の構成図
を示す。
を示す。
同図中、主演算装置15はメモリ16より命令を読出す。
この命令が付加演算装置番号と付加演算装置用演算命令
とよりなる付加演算装置命令の場合、主演算装置15は付
加演算装置番号＃１により指示された付加演算装置17に
付加演算装置用演算命令を転送し、付加演算装置17でこ
れを実行する。主演算装置15は付加演算装置17よりの演
算終了報告を受けた後、次の命令を実行する。
この命令が付加演算装置番号と付加演算装置用演算命令
とよりなる付加演算装置命令の場合、主演算装置15は付
加演算装置番号＃１により指示された付加演算装置17に
付加演算装置用演算命令を転送し、付加演算装置17でこ
れを実行する。主演算装置15は付加演算装置17よりの演
算終了報告を受けた後、次の命令を実行する。
従来の計算機システムでは浮動小数点演算装置と十進
演算装置の如く互いに種類の異なる複数の付加演算装置
を搭載することは行なわれている。この場合、各種類の
付加演算装置の識別子は固定されており、一つのシステ
ム内に同一の付加演算装置を複数搭載することは許され
ていなかった。主演算装置は命令の識別子を判断し、付
加演算装置命令のみを付加演算装置に送出している。即
ち同一の付加演算装置が複数用いられることがないた
め、主演算装置でどの種類の付加演算装置に付加演算装
置命令を送出するかを判断できていたのである。
演算装置の如く互いに種類の異なる複数の付加演算装置
を搭載することは行なわれている。この場合、各種類の
付加演算装置の識別子は固定されており、一つのシステ
ム内に同一の付加演算装置を複数搭載することは許され
ていなかった。主演算装置は命令の識別子を判断し、付
加演算装置命令のみを付加演算装置に送出している。即
ち同一の付加演算装置が複数用いられることがないた
め、主演算装置でどの種類の付加演算装置に付加演算装
置命令を送出するかを判断できていたのである。
従来システムでは同一種類の付加演算装置を複数搭載
できないためにシステムのハードウェア構成の柔軟性が
欠けていた。また付加演算装置が命令を受取り演算を終
了するまで主演算装置は待状態となり、複数の付加演算
装置を効率良く動作させることが困難であるという問題
があった。
できないためにシステムのハードウェア構成の柔軟性が
欠けていた。また付加演算装置が命令を受取り演算を終
了するまで主演算装置は待状態となり、複数の付加演算
装置を効率良く動作させることが困難であるという問題
があった。
本発明は上記の点に鑑みなされたもので、同一種類の
付加演算装置を複数設け、全付加演算装置での並列処理
が可能で、システムのハードウェア構成の柔軟性が向上
し、効率的な動作を行なう付加演算装置制御方式を提供
することを目的とする。
付加演算装置を複数設け、全付加演算装置での並列処理
が可能で、システムのハードウェア構成の柔軟性が向上
し、効率的な動作を行なう付加演算装置制御方式を提供
することを目的とする。
第１図は本発明方式の原理図を示す。
同図中、計算機システムは、主演算装置１及び複数の
付加演算装置2,3及びメモリ４で構成されている。複数
の付加演算装置2,3夫々には付加演算装置毎に異なる識
別子2a,3aが設定されている。メモリ４に格納された付
加演算装置2,3で実行する付加演算装置命令には複数の
付加演算装置を識別する識別子が記述されている。主演
算装置１はメモリ４より命令を読み出し、この命令が付
加演算装置命令であるとき、これを複数の付加演算装置
2,3に転送して付加演算を行なわせ、この付加演算の終
了を待たずに次の命令を実行する。複数の付加演算装置
2,3夫々は転送された付加演算装置命令の識別子を自装
置の識別子2b,3bと比較して両者が一致した付加演算装
置2,3の命令キュー2a,3aに付加演算装置命令を格納す
る。即ち命令の識別子がＡの場合には付加演算装置２の
命令キュー2bに格納する。複数の付加演算装置2,3は夫
々命令キュー2b,3b夫々に格納された順に付加演算装置
命令を実行する。
付加演算装置2,3及びメモリ４で構成されている。複数
の付加演算装置2,3夫々には付加演算装置毎に異なる識
別子2a,3aが設定されている。メモリ４に格納された付
加演算装置2,3で実行する付加演算装置命令には複数の
付加演算装置を識別する識別子が記述されている。主演
算装置１はメモリ４より命令を読み出し、この命令が付
加演算装置命令であるとき、これを複数の付加演算装置
2,3に転送して付加演算を行なわせ、この付加演算の終
了を待たずに次の命令を実行する。複数の付加演算装置
2,3夫々は転送された付加演算装置命令の識別子を自装
置の識別子2b,3bと比較して両者が一致した付加演算装
置2,3の命令キュー2a,3aに付加演算装置命令を格納す
る。即ち命令の識別子がＡの場合には付加演算装置２の
命令キュー2bに格納する。複数の付加演算装置2,3は夫
々命令キュー2b,3b夫々に格納された順に付加演算装置
命令を実行する。
本発明方式においては、付加演算装置2,3を識別する
ため設定した識別子を付加演算装置命令に記述してどの
付加演算装置2,3で実行するかを決めるため、システム
内に同一種類の付加演算装置を複数設けることができ、
主演算装置１は付加演算装置命令の終了を待たずに次の
命令を実行するため主演算装置１及び付加演算装置2,3
の並列処理を行なうことができ、システムのハードウェ
ア構成の柔軟性が向上し、効率的な動作を行なうことが
できる。
ため設定した識別子を付加演算装置命令に記述してどの
付加演算装置2,3で実行するかを決めるため、システム
内に同一種類の付加演算装置を複数設けることができ、
主演算装置１は付加演算装置命令の終了を待たずに次の
命令を実行するため主演算装置１及び付加演算装置2,3
の並列処理を行なうことができ、システムのハードウェ
ア構成の柔軟性が向上し、効率的な動作を行なうことが
できる。
第２図は本発明方式の一実施例のブロック図を示す。
同図中、主演算装置20はメモリ21内の命令列22から命
令を読出し、この命令は命令バッファ23に格納される。
令を読出し、この命令は命令バッファ23に格納される。
命令のうち付加演算装置命令はオペレーションコード
OPと識別子ｕ−id,レジスタ使用フラグｒ−use,レジス
タフィールドR1,R2,W1,W2,制御部contより構成されてい
る。レジスタ使用フラグｒ−useはレジスタフィールドR
1,R2,W1,W2夫々の使用有無を表わしている。
OPと識別子ｕ−id,レジスタ使用フラグｒ−use,レジス
タフィールドR1,R2,W1,W2,制御部contより構成されてい
る。レジスタ使用フラグｒ−useはレジスタフィールドR
1,R2,W1,W2夫々の使用有無を表わしている。
主演算装置20に内蔵される演算レジスタフラグ24は演
算レジスタ25の各領域の使用状態を表わしており、主演
算装置20は実行する命令が付加演算命令の場合、レジス
タ使用フラグｒ−useで有効化されているレジスタフィ
ールドR1,R2,W1,W2夫々が指示する演算レジスタフラグ2
4の値をマスク26でマスキングして調べる。
算レジスタ25の各領域の使用状態を表わしており、主演
算装置20は実行する命令が付加演算命令の場合、レジス
タ使用フラグｒ−useで有効化されているレジスタフィ
ールドR1,R2,W1,W2夫々が指示する演算レジスタフラグ2
4の値をマスク26でマスキングして調べる。
有効化されているレジスタフィールドの指示する演算
レジスタフラグ24が全て「０」の場合に初めて主演算装
置20はレジスタ使用フラグｒ−useで有効化されている
レジスタフィールドW1,W2に「１」をセットし、命令バ
ッファ23より命令のうちの識別子ｕ−id,レジスタフィ
ールドR1,R2,W1,W2,制御部contを付加演算装置30,31に
送出する。
レジスタフラグ24が全て「０」の場合に初めて主演算装
置20はレジスタ使用フラグｒ−useで有効化されている
レジスタフィールドW1,W2に「１」をセットし、命令バ
ッファ23より命令のうちの識別子ｕ−id,レジスタフィ
ールドR1,R2,W1,W2,制御部contを付加演算装置30,31に
送出する。
付加演算装置30,31夫々は受取った命令の識別子ｕ−i
dを比較器32a,33aで予め装置毎に設定されている識別子
32b,33bと比較し、一致した場合に受取った命令のレジ
スタフィールドR1,R2,W1,W2及び制御部contを命令キュ
ー34,35に格納し、この格納を行なった付加演算装置は
主演算装置20内の付加演算装置ビバーフラグ28の自装置
に対応するフラグを「１」にセットする。
dを比較器32a,33aで予め装置毎に設定されている識別子
32b,33bと比較し、一致した場合に受取った命令のレジ
スタフィールドR1,R2,W1,W2及び制御部contを命令キュ
ー34,35に格納し、この格納を行なった付加演算装置は
主演算装置20内の付加演算装置ビバーフラグ28の自装置
に対応するフラグを「１」にセットする。
上記命令を受取り格納した付加演算装置30,31は主演
算装置20内の付加演算装置ビジーフラグ28の自装置に対
応するフラグに「１」をセットする。装置30,31の制御
回路36,37はデコードした命令の制御部contに従ってレ
ジスタフィールドR1,R2で示される主演算装置20内の演
算レジスタの演算ソース又はメモリ21内の付加演算装置
用データ40をアクセスし演算器38,39で演算を行なう。
付加演算装置30,31は上記演算の結果を命令のレジスタ
フィールドW1,W2で示される演算レジスタ25に書き込
み、この演算結果を書き込んだ演算レジスタ25に対応す
る演算レジスタフラグ24に「０」をセットする。
算装置20内の付加演算装置ビジーフラグ28の自装置に対
応するフラグに「１」をセットする。装置30,31の制御
回路36,37はデコードした命令の制御部contに従ってレ
ジスタフィールドR1,R2で示される主演算装置20内の演
算レジスタの演算ソース又はメモリ21内の付加演算装置
用データ40をアクセスし演算器38,39で演算を行なう。
付加演算装置30,31は上記演算の結果を命令のレジスタ
フィールドW1,W2で示される演算レジスタ25に書き込
み、この演算結果を書き込んだ演算レジスタ25に対応す
る演算レジスタフラグ24に「０」をセットする。
付加演算装置30,31夫々は命令キュー34,35に命令が格
納されていれば、格納順に順次命令を実行し、命令キュ
ー34,35に命令がなくなったとき付加演算装置ビジーフ
ラグ28の自装置に対応するフラグを「０」にリセットす
る。この付加演算装置ビジーフラグ28は割込み制御に用
いられ、全フラグが「０」にリセットされるまで割込み
の実行を待機する。
納されていれば、格納順に順次命令を実行し、命令キュ
ー34,35に命令がなくなったとき付加演算装置ビジーフ
ラグ28の自装置に対応するフラグを「０」にリセットす
る。この付加演算装置ビジーフラグ28は割込み制御に用
いられ、全フラグが「０」にリセットされるまで割込み
の実行を待機する。
このように付加演算装置30,31を識別するため設定し
た識別子32b,33bを付加演算装置命令に識別子ｕ−idと
して記述して、どの付加演算装置30,31で実行するかを
決めるため、システム内に同一種類の付加演算装置を複
数設けることができ、主演算装置20は付加演算装置命令
の終了を待たずに次の命令を実行するため主演算装置20
及び付加演算装置30,31の並列処理を行なうことがで
き、システムのハードウェア構成の柔軟性が向上し、効
率的な動作を行なうことができる。
た識別子32b,33bを付加演算装置命令に識別子ｕ−idと
して記述して、どの付加演算装置30,31で実行するかを
決めるため、システム内に同一種類の付加演算装置を複
数設けることができ、主演算装置20は付加演算装置命令
の終了を待たずに次の命令を実行するため主演算装置20
及び付加演算装置30,31の並列処理を行なうことがで
き、システムのハードウェア構成の柔軟性が向上し、効
率的な動作を行なうことができる。
第３図は本発明方式の変形例の構成図を示す。
同図中、主演算装置1,メモリ４は第１図に示すものと
同一構成である。主演算装置１には付加演算装置2,3の
代りに１台の付加演算装置50が接続されている。付加演
算装置50は付加演算装置2,3に対応する２つの識別子51,
52と、これに対応して２つの命令キュー53,54を有して
いる。
同一構成である。主演算装置１には付加演算装置2,3の
代りに１台の付加演算装置50が接続されている。付加演
算装置50は付加演算装置2,3に対応する２つの識別子51,
52と、これに対応して２つの命令キュー53,54を有して
いる。
付加演算装置50は主演算装置１より転送される付加演
算装置命令の識別子を識別子51,52夫々と比較し、識別
子51と一致した付加演算装置命令を命令キュー53に格納
し、識別子52と一致した付加演算装置命令を命令キュー
54に格納し、命令キュー53,54毎に格納した命令を格納
の順に実行する。
算装置命令の識別子を識別子51,52夫々と比較し、識別
子51と一致した付加演算装置命令を命令キュー53に格納
し、識別子52と一致した付加演算装置命令を命令キュー
54に格納し、命令キュー53,54毎に格納した命令を格納
の順に実行する。
コスト等の点から多数の付加演算装置を設けられない
システムでは第１図の如く同一種類の複数の付加演算装
置2,3を持つシステム用のプログラムをエミュレートし
て実行することが要求され、このような場合に第３図の
変形例が好適である。
システムでは第１図の如く同一種類の複数の付加演算装
置2,3を持つシステム用のプログラムをエミュレートし
て実行することが要求され、このような場合に第３図の
変形例が好適である。
上述の如く、本発明の付加演算装置制御方式によれ
ば、同一種類の付加演算装置を複数設け、全付加演算装
置での並列処理を行なうことができ、計算機システムの
ハードウェア構成の柔軟性が向上し、効率的な動作を行
なうことができ実用上きわめて有用である。
ば、同一種類の付加演算装置を複数設け、全付加演算装
置での並列処理を行なうことができ、計算機システムの
ハードウェア構成の柔軟性が向上し、効率的な動作を行
なうことができ実用上きわめて有用である。
第１図は本発明方式の原理図、 第２図は本発明方式の一実施例のブロック図、 第３図は本発明方式の変形例の構成図、 第４図は従来方式の一例の構成図である。 図において、 1,21は主演算装置、 2,3,30,31は付加演算装置、 4,21はメモリ、 2a,3aは識別子、 2b,3bは命令キュー を示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 7/00,9/38 370
Claims (1)
- 【請求項１】主演算装置（１）及び複数の付加演算装置
（2,3）を有する計算機システムで該複数の付加演算装
置を制御する付加演算装置制御方式において、 該複数の付加演算装置（2,3）夫々に付加演算装置毎に
異なる識別子を設定し、 付加演算装置（2,3）で実行する付加演算装置命令に該
複数の付加演算装置を識別する該識別子を記述し、 該主演算装置（１）で該付加演算装置命令を該複数の付
加演算装置（2,3）に転送して付加演算を行なわせ、該
付加演算の終了を待たずに次の命令を実行し、 該複数の付加演算装置（2,3）夫々で転送された付加演
算装置命令の識別子を自装置の識別子と比較して両者が
一致した付加演算装置に該付加演算装置命令を格納し、 該複数の付加演算装置（2,3）は夫々格納の順に付加演
算装置命令を実行することを特徴とする付加演算装置制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294300A JP2846904B2 (ja) | 1989-11-13 | 1989-11-13 | 付加演算装置制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294300A JP2846904B2 (ja) | 1989-11-13 | 1989-11-13 | 付加演算装置制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154919A JPH03154919A (ja) | 1991-07-02 |
| JP2846904B2 true JP2846904B2 (ja) | 1999-01-13 |
Family
ID=17805915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1294300A Expired - Fee Related JP2846904B2 (ja) | 1989-11-13 | 1989-11-13 | 付加演算装置制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2846904B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3189727B2 (ja) | 1997-04-15 | 2001-07-16 | 日本電気株式会社 | コプロセッサ内蔵パケット型メモリｌｓｉ、それを用いたメモリシステム及びそれらの制御方法 |
| JP2005289320A (ja) * | 2004-04-05 | 2005-10-20 | Tokai Rika Co Ltd | ウエビング巻取装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0789320B2 (ja) * | 1987-06-19 | 1995-09-27 | 株式会社日立製作所 | 演算処理装置 |
| JPH0679307B2 (ja) * | 1987-10-22 | 1994-10-05 | 日本電気株式会社 | コプロセッサの並行動作制御方式 |
-
1989
- 1989-11-13 JP JP1294300A patent/JP2846904B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03154919A (ja) | 1991-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4715013A (en) | Coprocessor instruction format | |
| JPS58151655A (ja) | 情報処理装置 | |
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| JPS62159268A (ja) | マルチプロセツサシステム | |
| US5021991A (en) | Coprocessor instruction format | |
| EP0526911B1 (en) | A method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4758950A (en) | Method and apparatus for selectively delaying an interrupt of a coprocessor | |
| US4821231A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JP2846904B2 (ja) | 付加演算装置制御方式 | |
| JP2778717B2 (ja) | データ処理ユニット | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH02253440A (ja) | 時分割マルチタスク実行装置 | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| US4811274A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH0340169A (ja) | 多重プロセツサシステムおよび複数の処理装置を制御する方法 | |
| JP2872042B2 (ja) | 共有メモリアクセス方式 | |
| JPS61187044A (ja) | 情報処理装置 | |
| JPS63298638A (ja) | デ−タ処理装置 | |
| JPH0354369B2 (ja) | ||
| JPH0578864B2 (ja) | ||
| JPS61240333A (ja) | 入出力割込処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |