JPS63298638A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS63298638A JPS63298638A JP13521687A JP13521687A JPS63298638A JP S63298638 A JPS63298638 A JP S63298638A JP 13521687 A JP13521687 A JP 13521687A JP 13521687 A JP13521687 A JP 13521687A JP S63298638 A JPS63298638 A JP S63298638A
- Authority
- JP
- Japan
- Prior art keywords
- register
- context
- bus
- interface
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数のプロセスを切替えながら実行するデー
タ処理装置に関する。
タ処理装置に関する。
従来の技術
近年マイクロプロセッサ技術の進歩により、複数のマイ
クロプロセッサを使用した並列処理コンピュータが実用
化されて来た。特に第２図の様な共有メモ１月３を持ち
、共有バス１２により複数のプロセッサを結合したシス
テムがその汎用性と使い易さから数多く開発されている
。
クロプロセッサを使用した並列処理コンピュータが実用
化されて来た。特に第２図の様な共有メモ１月３を持ち
、共有バス１２により複数のプロセッサを結合したシス
テムがその汎用性と使い易さから数多く開発されている
。
しかし、これらのシステムに使用されているプロセッサ
は汎用マイクロプロセッサであり、本格的な並列処理を
意識して開発されていない。第３図に従来の並列処理コ
ンピュータでユニットプロセッサとして使用されている
データ処理装置の例を示す。１は数値演算を行なう演算
ユニット（以下ＡＬＵとする。）、２は演算データを保
持する演算レジスタ、３は外部メモリからフェッチして
来た命令を保持する命令レジスタ、４は命令レジスタ３
内の命令をデコードしアドレス、内部制御信号５、周辺
制御信号６を出力することにより命令実行を制御する制
御部、７はプロセスの再実行に必要な情報を複数のプロ
セスについて保持するコンテキストレジスタ・ファイル
、８は内部データバス、９は内部アドレスバス、１０は
外部バスとのインターフェース制御を行なうバス・イン
ターフェースである。以上の様に構成されたデータ処理
装置において、プロセスの切替えは次の様に行なわれる
。プロセスの数がコンテキストレジスタ・ファイルのレ
ジスタ数より少ないときは、中断したプロセスの状態を
空いているコンテキストレジスタに保存し、実行可能な
プロセスのコンテキストを、コンテキストレジスタから
ロードし再実行する。例えば、ニレクシ−社（Ｅｌｅｘ
ｓｉ社）、システム６４００ （Ｓｙｓｔｅｍ ６４０
０）。
は汎用マイクロプロセッサであり、本格的な並列処理を
意識して開発されていない。第３図に従来の並列処理コ
ンピュータでユニットプロセッサとして使用されている
データ処理装置の例を示す。１は数値演算を行なう演算
ユニット（以下ＡＬＵとする。）、２は演算データを保
持する演算レジスタ、３は外部メモリからフェッチして
来た命令を保持する命令レジスタ、４は命令レジスタ３
内の命令をデコードしアドレス、内部制御信号５、周辺
制御信号６を出力することにより命令実行を制御する制
御部、７はプロセスの再実行に必要な情報を複数のプロ
セスについて保持するコンテキストレジスタ・ファイル
、８は内部データバス、９は内部アドレスバス、１０は
外部バスとのインターフェース制御を行なうバス・イン
ターフェースである。以上の様に構成されたデータ処理
装置において、プロセスの切替えは次の様に行なわれる
。プロセスの数がコンテキストレジスタ・ファイルのレ
ジスタ数より少ないときは、中断したプロセスの状態を
空いているコンテキストレジスタに保存し、実行可能な
プロセスのコンテキストを、コンテキストレジスタから
ロードし再実行する。例えば、ニレクシ−社（Ｅｌｅｘ
ｓｉ社）、システム６４００ （Ｓｙｓｔｅｍ ６４０
０）。
発明が解決しようとする問題点
しかしながら上記のような構成では、プロセスの数がコ
ンテキストレジスタ・ファイルのレジスタ数を越えた場
合、主記憶にプロセスコンテキストを退避しなければな
らず、主記憶に退避されたプロセスの再実行には非常に
時間がかかった。また、他のプロセッサにプロセスを渡
す場合も一旦主記憶を介さなければならなかったため、
マルチプロセッサにおける負荷分散にも非常に時間がか
かった。
ンテキストレジスタ・ファイルのレジスタ数を越えた場
合、主記憶にプロセスコンテキストを退避しなければな
らず、主記憶に退避されたプロセスの再実行には非常に
時間がかかった。また、他のプロセッサにプロセスを渡
す場合も一旦主記憶を介さなければならなかったため、
マルチプロセッサにおける負荷分散にも非常に時間がか
かった。
本発明は上記問題点を解決するため、マルチプロセッサ
システムにおけるプロセッサ間のプロセスの移動を高速
に行ない、効率良い負荷分散の手段を提供するものであ
る。
システムにおけるプロセッサ間のプロセスの移動を高速
に行ない、効率良い負荷分散の手段を提供するものであ
る。
問題点を解決するための手段
本発明は上記問題を解決するため、コンテキストレジス
タ、ファイルと外部バス間にコンテキストレジスタ・イ
ンターフェースを持ち、外部バスからコンテキストレジ
スタ・ファイルを直接参照できるようにしたものである
。
タ、ファイルと外部バス間にコンテキストレジスタ・イ
ンターフェースを持ち、外部バスからコンテキストレジ
スタ・ファイルを直接参照できるようにしたものである
。
作用
本発明は上記した構成により、第２図のように共有バス
結合時、プロセスコンテキストを本発明の構成を持つ他
のデータ処理装置のコンテキストレジスタに直接書き込
んだり、逆に直接読み込んだりできるため、プロセスの
移動が高速に行なわれ、効率良い負荷分散が実現される
。
結合時、プロセスコンテキストを本発明の構成を持つ他
のデータ処理装置のコンテキストレジスタに直接書き込
んだり、逆に直接読み込んだりできるため、プロセスの
移動が高速に行なわれ、効率良い負荷分散が実現される
。
実施例
第１図は本発明のデータ処理装置の一実施例を示すプロ
・ツク図である。第１図において、１は数値演算を行な
うＡＬＵ、２は演算データを保持する演算レジスタ、３
は外部メモリからフェッチして来た命令を保持する命令
レジスタ、４は命令レジスタ３内の命令をデコードしア
ドレス、内部制御信号５、周辺制御信号６を出力するこ
とにより命令実行を制御する制御部、７はプロセスの再
実行に必要な情報を複数のプロセスについて保持するコ
ンテキストレジスタ・ファイル、８はＡＬＵｌ、演算レ
ジスタ２、命令レジスタ３及びコンテキストレジスタ・
ファイル７内のデータ転送のための内部データバス、９
は制御部から出力されるアドレスを演算レジスタ３、コ
ンテキストレジスタ・ファイルに送る内部アドレスバス
、１０は内部データバス８及び内部アドレスバス９と外
部データバス、外部アドレスバスとのインターフェース
制御を行なうバスインターフェース、１１はコンテキス
トレジスタ・ファイル７と外部データバス及び外部アド
レスバスとのインターフェース制御を行なうコンテキス
トレジスタ・インターフェースである。上記の様に構成
されたデータ処理装置を第２図の様に接続した場合、中
断したプロセスのコンテキストを同一の構成を持つ他の
データ処理装置のコンテキストレジスタ・ファイル７へ
、コンテキストレジスタ・インターフェースを通して直
接書き込むことや、逆に直接読み込むことができ、デー
タ処理装置間のプロセスの移動が非常に高速に行なわれ
る。
・ツク図である。第１図において、１は数値演算を行な
うＡＬＵ、２は演算データを保持する演算レジスタ、３
は外部メモリからフェッチして来た命令を保持する命令
レジスタ、４は命令レジスタ３内の命令をデコードしア
ドレス、内部制御信号５、周辺制御信号６を出力するこ
とにより命令実行を制御する制御部、７はプロセスの再
実行に必要な情報を複数のプロセスについて保持するコ
ンテキストレジスタ・ファイル、８はＡＬＵｌ、演算レ
ジスタ２、命令レジスタ３及びコンテキストレジスタ・
ファイル７内のデータ転送のための内部データバス、９
は制御部から出力されるアドレスを演算レジスタ３、コ
ンテキストレジスタ・ファイルに送る内部アドレスバス
、１０は内部データバス８及び内部アドレスバス９と外
部データバス、外部アドレスバスとのインターフェース
制御を行なうバスインターフェース、１１はコンテキス
トレジスタ・ファイル７と外部データバス及び外部アド
レスバスとのインターフェース制御を行なうコンテキス
トレジスタ・インターフェースである。上記の様に構成
されたデータ処理装置を第２図の様に接続した場合、中
断したプロセスのコンテキストを同一の構成を持つ他の
データ処理装置のコンテキストレジスタ・ファイル７へ
、コンテキストレジスタ・インターフェースを通して直
接書き込むことや、逆に直接読み込むことができ、デー
タ処理装置間のプロセスの移動が非常に高速に行なわれ
る。
以上のように、コンテキストレジスタ・ファイルと外部
バス間にコンテキストレジスタ・インターフェースを置
き、外部バスからコンテキストレジスタ・ファイルを直
接参照できるようにしたことにより、データ処理装置間
のプロセスの移動を高速に行なえ、効率の良い負荷分散
が実現できる。
バス間にコンテキストレジスタ・インターフェースを置
き、外部バスからコンテキストレジスタ・ファイルを直
接参照できるようにしたことにより、データ処理装置間
のプロセスの移動を高速に行なえ、効率の良い負荷分散
が実現できる。
発明の効果
以上のように本発明は、ＡＬＵ、演算レジスタ、命令レ
ジスタ、制御部、コンテキストレジスタ・ファイル、内
部データバス、内部アドレスバス、バスインターフェー
ス、コンテキストレジスタ・インターフェースを設ける
ことにより、共有バス結果による並列コンピュータを実
現した場合、データ処理装置間のプロセスの移動を非常
に高速に行なうことができ、効率の良い負荷分散を実現
できる。
ジスタ、制御部、コンテキストレジスタ・ファイル、内
部データバス、内部アドレスバス、バスインターフェー
ス、コンテキストレジスタ・インターフェースを設ける
ことにより、共有バス結果による並列コンピュータを実
現した場合、データ処理装置間のプロセスの移動を非常
に高速に行なうことができ、効率の良い負荷分散を実現
できる。
第１図は本発明におけるデータ処理装置のブロック図、
第２図は共有バス結合方式の並列処理コンピュータのブ
ロック図、第３図は従来のデータ処理装置の構成図であ
る。 １・・・・・・ＡＬＵ （演算ユニット）、２・・・・
・・演算レジスタ、３・・・・・・命令レジスタ、４・
・・・・・制御部、５・・・・・・内部制御信号、６・
・・・・・周辺制御信号、７・・・・・・コンテキスト
レジスタ・ファイル、８・・・・・・内部データバス、
９・・・・・・内部アドレスバス、１０・・・・・・バ
スインターフェース、１１・・・・・・コンテキストレ
ジスタ・インターフェース、１２・・・・・・共有バス
、１３・・・・・・共有メモリ、１４・・・・・・デー
タ処理ユニット。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第２図 第３図
第２図は共有バス結合方式の並列処理コンピュータのブ
ロック図、第３図は従来のデータ処理装置の構成図であ
る。 １・・・・・・ＡＬＵ （演算ユニット）、２・・・・
・・演算レジスタ、３・・・・・・命令レジスタ、４・
・・・・・制御部、５・・・・・・内部制御信号、６・
・・・・・周辺制御信号、７・・・・・・コンテキスト
レジスタ・ファイル、８・・・・・・内部データバス、
９・・・・・・内部アドレスバス、１０・・・・・・バ
スインターフェース、１１・・・・・・コンテキストレ
ジスタ・インターフェース、１２・・・・・・共有バス
、１３・・・・・・共有メモリ、１４・・・・・・デー
タ処理ユニット。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第２図 第３図
Claims (1)
- 数値演算を行なう演算ユニットと、演算データを保持す
る演算レジスタと、外部メモリからフェッチして来た命
令を保持する命令レジスタと、前記命令レジスタ内の命
令をデコードしアドレス、内部制御信号、周辺制御信号
を出力することにより命令実行を制御する制御部と、プ
ログラムの実行単位であるプロセスの実行を一時停止し
たとき再実行に必要な情報を複数のプロセスについて保
持するコンテキストレジスタ・ファイルと、前記演算ユ
ニット、前記演算レジスタ、前記命令レジスタ及び前記
コンテキストレジスタ・ファイル内のデータ転送のため
の内部データバスと、前記制御部から出力されるアドレ
スを前記演算レジスタ、前記コンテキストレジスタ・フ
ァイルに送る内部アドレスバスと、前記内部データバス
及び前記外部アドレスバスと外部データバス、外部アド
レスバスとのインターフェース制御を行なうバス・イン
ターフェースと、前記コンテキストレジスタ・ファイル
を外部データバス及び外部アドレスバスから直接参照す
るためのコンテキストレジスタ・インターフェースを有
し、前記コンテキストレジスタ・ファイルに保存されて
いるプロセスの再実行に必要な情報を前記コンテキスト
レジスタ・インターフェースを通して他のプロセッサと
直接やりとりできるデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13521687A JPS63298638A (ja) | 1987-05-29 | 1987-05-29 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13521687A JPS63298638A (ja) | 1987-05-29 | 1987-05-29 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63298638A true JPS63298638A (ja) | 1988-12-06 |
Family
ID=15146547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13521687A Pending JPS63298638A (ja) | 1987-05-29 | 1987-05-29 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63298638A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0638376A (ja) * | 1992-07-13 | 1994-02-10 | Toshiba Corp | 分散型電力系統事故復旧装置 |
-
1987
- 1987-05-29 JP JP13521687A patent/JPS63298638A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0638376A (ja) * | 1992-07-13 | 1994-02-10 | Toshiba Corp | 分散型電力系統事故復旧装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564805B2 (ja) | 情報処理装置 | |
| JPH0354375B2 (ja) | ||
| JPH03653B2 (ja) | ||
| JPS62151971A (ja) | マイクロ・プロセツサ装置 | |
| JPH0679307B2 (ja) | コプロセッサの並行動作制御方式 | |
| US5029073A (en) | Method for fast establishing a co-processor to memory linkage by main processor | |
| JPH0530112A (ja) | デイジタル信号処理システムの制御方法 | |
| JPS6142308B2 (ja) | ||
| JPH01228019A (ja) | データ処理装置 | |
| JPS63298638A (ja) | デ−タ処理装置 | |
| JPH02306361A (ja) | マイクロプロセッサ | |
| JP2846904B2 (ja) | 付加演算装置制御方式 | |
| JPH06309285A (ja) | 並列計算機における通信処理回路 | |
| JPH0769825B2 (ja) | 並列処理装置 | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JP3144918B2 (ja) | ベクトル処理装置 | |
| JPH01106158A (ja) | プロセツサ間のデータ通信制御方式 | |
| JPH05165641A (ja) | シングルチップマイクロコンピュータ | |
| JPS6293742A (ja) | プロセツサ間インタフエ−ス方式 | |
| JPS62269237A (ja) | デ−タプロセツサ | |
| JP2572821B2 (ja) | 命令再実行による演算処理方式 | |
| JPS6191743A (ja) | 専用演算装置の制御方式 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPS62229350A (ja) | 指令伝達制御方式 | |
| JPH022179B2 (ja) |