JPS61166631A - マイクロプログラム制御処理方法 - Google Patents
マイクロプログラム制御処理方法Info
- Publication number
- JPS61166631A JPS61166631A JP590985A JP590985A JPS61166631A JP S61166631 A JPS61166631 A JP S61166631A JP 590985 A JP590985 A JP 590985A JP 590985 A JP590985 A JP 590985A JP S61166631 A JPS61166631 A JP S61166631A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- processing
- timer
- input
- control processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプログラム制御処理装置に関し、更に
詳細には、専用のハードウェアを設けることにより、主
たる処理の他に特定処理をも実行できるようにしたマイ
クロプログラム制御処理装置に関する。
詳細には、専用のハードウェアを設けることにより、主
たる処理の他に特定処理をも実行できるようにしたマイ
クロプログラム制御処理装置に関する。
（従来の技術）
従来、マイクロプログラム制御方式を採用した処理装置
は、例えば、主たる処理としての命令処理の他に、特定
の入出力装置の制御を行なうことによって、チャネルを
含む入出力制御装置のハードウェア量を激減し、低価格
化、小型化を図るようにしている。
は、例えば、主たる処理としての命令処理の他に、特定
の入出力装置の制御を行なうことによって、チャネルを
含む入出力制御装置のハードウェア量を激減し、低価格
化、小型化を図るようにしている。
このように、主たる処理の他に特定処理を並行して行な
う方法には、次の２つがある。
う方法には、次の２つがある。
１つは、マイクロプログラムが主たる処理を行なう中で
、特定処理の処理要求があるかどうかを適当なタイミン
グで調べ、要求があればその処理を行なうようにする方
法である。
、特定処理の処理要求があるかどうかを適当なタイミン
グで調べ、要求があればその処理を行なうようにする方
法である。
もう１つは、マイクロプログラムが、主たる処理を行な
う中で、専用のカウンタの“値の更新”及び°“カウン
トゼロ又はオーバフローの判定”を適当な時間間隔で行
ない、カウントゼロヌはオーバフロ一時に特定処理を行
なうようにする方法である。
う中で、専用のカウンタの“値の更新”及び°“カウン
トゼロ又はオーバフローの判定”を適当な時間間隔で行
ない、カウントゼロヌはオーバフロ一時に特定処理を行
なうようにする方法である。
（発明が解決しようとする問題点）
しかしながら従来のマイクロプログラム制御処理装置で
は、上記の２つの方法のいずれを採用したとしても、主
たる処理から特定処理への切換えのためによけいなマイ
クロステップが必要となり、その結果、処理のオーバヘ
ッドが発生するという問題点があった。さらに、特定処
理のため−の操作を主たる処理の中に組込んでおく必要
があることから、設計が難しくなるという欠点もあった
。
は、上記の２つの方法のいずれを採用したとしても、主
たる処理から特定処理への切換えのためによけいなマイ
クロステップが必要となり、その結果、処理のオーバヘ
ッドが発生するという問題点があった。さらに、特定処
理のため−の操作を主たる処理の中に組込んでおく必要
があることから、設計が難しくなるという欠点もあった
。
従って、本発明は以上述べた従来技術の装置における処
理のオーバヘッドをなくし、効率よく特定処理を実行で
き、設計時の難しさをも軽減できるマイクロプログラム
制御処理装置を提供することを目的とする。
理のオーバヘッドをなくし、効率よく特定処理を実行で
き、設計時の難しさをも軽減できるマイクロプログラム
制御処理装置を提供することを目的とする。
（問題点を解決するための手段）
上記目的を達成するため、本発明のマイクロプログラム
制御処理装置は、処理内容識別レジスタとタイマとを有
する。処理内容識別レジスタは処理内容を識別するデー
タを格納し、このデータの設定（書込み）及び読取りは
マイクロプログラムで可能となるものである。タイマは
マイクロプログラムで設定及びカウント開始可能であり
、タイムアウトによりマイクロプログラムに割込みを起
こすことができるものである。
制御処理装置は、処理内容識別レジスタとタイマとを有
する。処理内容識別レジスタは処理内容を識別するデー
タを格納し、このデータの設定（書込み）及び読取りは
マイクロプログラムで可能となるものである。タイマは
マイクロプログラムで設定及びカウント開始可能であり
、タイムアウトによりマイクロプログラムに割込みを起
こすことができるものである。
（作用）
本発明によれば以上のようにマイクロプログラム制御処
理装置を構成したので、次の通り作用する。
理装置を構成したので、次の通り作用する。
主たる処理の他に別の特定処理をする場合、マイクロプ
ログラムでタイマが設定され、カウントを開始し、タイ
ムアウトが発生するとタイマからマイクロプログラム割
込み要求がなされる。すると主たる処理の合い間にて割
込み受付けがなされ、処理内容識別レジスタに格納され
ている値が読みとられ、この値に相当する内容の特定処
理が実行″′″″６・従°１処理（７） ｔ−／＜へ′
８°７゛“３ 、・”なり、効率よく特定処理を行
なうことが可能とな ”す、前記従来技術の問題点
を解決できるようになる。
ログラムでタイマが設定され、カウントを開始し、タイ
ムアウトが発生するとタイマからマイクロプログラム割
込み要求がなされる。すると主たる処理の合い間にて割
込み受付けがなされ、処理内容識別レジスタに格納され
ている値が読みとられ、この値に相当する内容の特定処
理が実行″′″″６・従°１処理（７） ｔ−／＜へ′
８°７゛“３ 、・”なり、効率よく特定処理を行
なうことが可能とな ”す、前記従来技術の問題点
を解決できるようになる。
（実施例）
以下本発明の一実施例を添付図面に基づいて詳細に説明
する。第１図は本発明の実施例のマイクロプログラム制
御処理装置の構成を示すブロック図であり、第２図は具
体例としてのマイクロプログラム処理の時間的変化を示
す図であり、第３図はそこでのマイクロプログラム処理
の動作フローチャートである。
する。第１図は本発明の実施例のマイクロプログラム制
御処理装置の構成を示すブロック図であり、第２図は具
体例としてのマイクロプログラム処理の時間的変化を示
す図であり、第３図はそこでのマイクロプログラム処理
の動作フローチャートである。
第１図において、１１は中央処理装置（以下ＣＰＵとい
う）、１２は主記憶装置（以下ＭＥＭという）、１３は
バス、１４は入出力制御回路（以下ＩＯＣという）、１
５はタイマ、１８は処理内容識別レジスタ、１７は入出
力装置（以下ＩＯという）である。ＣＰＵＩＩはＭＥＭ
１２に接続されるとともに、マイクロプログラムで制御
できるバス１３を介してｌ０Ｃ１４、タイマ１５、処理
内容識別レジスタ１６に接続されている。またｌ０Ｃ１
４はｌ０１７に接続されている。
う）、１２は主記憶装置（以下ＭＥＭという）、１３は
バス、１４は入出力制御回路（以下ＩＯＣという）、１
５はタイマ、１８は処理内容識別レジスタ、１７は入出
力装置（以下ＩＯという）である。ＣＰＵＩＩはＭＥＭ
１２に接続されるとともに、マイクロプログラムで制御
できるバス１３を介してｌ０Ｃ１４、タイマ１５、処理
内容識別レジスタ１６に接続されている。またｌ０Ｃ１
４はｌ０１７に接続されている。
本実施例ではＣＰＵＩＩは、ＭＥＭ１２に格納されてい
る命令を実行することを主たる処理とし、直接メモリア
クセスを行なう工０１７の入出力動作の制御を行なうこ
とを特定処理として、これらの処理を行なう。ｌ０Ｃ１
４は簡単な回路から成りｌ０１７の動作の制御を行なう
ものであるが、ｌ０１７の動作の制御はＣＰＵＩＩのマ
イクロプログラムの指示に基づいてなされる。一方、タ
イマ１５はＣＰＵ１１１７）マイクロプログラムで設定
並びにカウントの起動及び停止指示の可能なハードウェ
ア・タイマであり、タイムアウトによりマイクロプログ
ラム割込みできるものである。処理内容識別レジスタ１
６はＣＰＵＩＩのマイクロプログラムで処理内容を識別
する値の設定及び読取りが可能なレジスタである。
る命令を実行することを主たる処理とし、直接メモリア
クセスを行なう工０１７の入出力動作の制御を行なうこ
とを特定処理として、これらの処理を行なう。ｌ０Ｃ１
４は簡単な回路から成りｌ０１７の動作の制御を行なう
ものであるが、ｌ０１７の動作の制御はＣＰＵＩＩのマ
イクロプログラムの指示に基づいてなされる。一方、タ
イマ１５はＣＰＵ１１１７）マイクロプログラムで設定
並びにカウントの起動及び停止指示の可能なハードウェ
ア・タイマであり、タイムアウトによりマイクロプログ
ラム割込みできるものである。処理内容識別レジスタ１
６はＣＰＵＩＩのマイクロプログラムで処理内容を識別
する値の設定及び読取りが可能なレジスタである。
次に、本実施例の動作について説明する。
入出力制御動作は、いくつかのステージに分かれるが、
これらを連続して処理すると、主たる処理の中断が長く
なり、システムとしての性能低下をきたす、そこで、第
２図及び第３図に示すように、入出力制御動作を細分化
し、１回の制御時間がシステムに要求される性能を維持
できる程度の短いものにし、ＣＰＵ１．１が命令処理の
合い間にこれら細分化された工０１７の制御を順番に行
なうこととする。
これらを連続して処理すると、主たる処理の中断が長く
なり、システムとしての性能低下をきたす、そこで、第
２図及び第３図に示すように、入出力制御動作を細分化
し、１回の制御時間がシステムに要求される性能を維持
できる程度の短いものにし、ＣＰＵ１．１が命令処理の
合い間にこれら細分化された工０１７の制御を順番に行
なうこととする。
まずＣＰＵＩＩがｌ０１７の入出力動作を制御するきっ
かけは入出力命令をＭＥＭ１２より取り出すことにはじ
まる。これによりマイクロプログラムは、ｌ０１７の起
動動作を行って、コンディションコードを生成し、さら
に、処理内容識別レジスタ１６に°“起動処理が終り次
は転送準備処理（その１）を行う゛主旨の値（“２′）
を入れ、タイマ１５をイニシャライズ及びカウント開始
させて主たる処理にもどる（第２図、第３図の（１））
。この後、ＣＰＵＩＩが主たる処理を実行している間に
タイマ１５のタイムアウトが発生すると（第２図のａ点
）、タイマ１５からＣＰＵＩＩに供給されるマイクロプ
ログラム割込み信号により、実行している命令が終了し
た時点で再度入出力制御動作（タイマ割込処理）に入る
。ここでマイクロプログラムはまず処理内容識別レジス
タＩＢの値（’ ２ ’）を判定してその値（“２°）
によって決められた処理を行った後、次回のためにこの
値の更新（“３′とする）とタイマ１５のイニシャライ
ズ及びカウント開始指示を行って、再び主たる処理にも
どる（第２図、第３図の（２））、以上の手順を繰返し
、本実施例ではｌ０１７に対する入出力命令はｎ回の入
出力制御（特定処理）をＣＰＵＩＩの主たる処理の合い
間に行なうことにより実現される。
かけは入出力命令をＭＥＭ１２より取り出すことにはじ
まる。これによりマイクロプログラムは、ｌ０１７の起
動動作を行って、コンディションコードを生成し、さら
に、処理内容識別レジスタ１６に°“起動処理が終り次
は転送準備処理（その１）を行う゛主旨の値（“２′）
を入れ、タイマ１５をイニシャライズ及びカウント開始
させて主たる処理にもどる（第２図、第３図の（１））
。この後、ＣＰＵＩＩが主たる処理を実行している間に
タイマ１５のタイムアウトが発生すると（第２図のａ点
）、タイマ１５からＣＰＵＩＩに供給されるマイクロプ
ログラム割込み信号により、実行している命令が終了し
た時点で再度入出力制御動作（タイマ割込処理）に入る
。ここでマイクロプログラムはまず処理内容識別レジス
タＩＢの値（’ ２ ’）を判定してその値（“２°）
によって決められた処理を行った後、次回のためにこの
値の更新（“３′とする）とタイマ１５のイニシャライ
ズ及びカウント開始指示を行って、再び主たる処理にも
どる（第２図、第３図の（２））、以上の手順を繰返し
、本実施例ではｌ０１７に対する入出力命令はｎ回の入
出力制御（特定処理）をＣＰＵＩＩの主たる処理の合い
間に行なうことにより実現される。
（発明の効果）
以上、詳細に説明したように、本発明によれば、専用の
レジスタとタイマという簡単なハードウェアを持つこと
によって、処理のオーバヘッドをなくし、それまで実行
していた処理（主たる処理）の他に簡単にかつ効率よく
別の特定処理を実行することができる。また、従来技術
のように特定処理のための操作をそれまでの処理の中に
組込んで ４おく必要がないので、設計が容易
となる利点かある。
）ｊ
レジスタとタイマという簡単なハードウェアを持つこと
によって、処理のオーバヘッドをなくし、それまで実行
していた処理（主たる処理）の他に簡単にかつ効率よく
別の特定処理を実行することができる。また、従来技術
のように特定処理のための操作をそれまでの処理の中に
組込んで ４おく必要がないので、設計が容易
となる利点かある。
）ｊ
第１図は本発明の実施例の構成を示すブロック図、第２
図は具体例としてのマイクロプログラム処理の時間的処
理を示すタイムチャート、第３図は特定処理のマイクロ
プログラム処理動作フローチャートである。 １１−−一中央制御装置（ＣＰＵ）、 １２−ｍ−主記憶装置（ＭＥＭ）、 １３−ｍ−バス、 １４−ｍ−人出力制御回路（ＩＯＣ）、１５−ｍ−タイ
マ、 １６−−−処理内容識別レジスタ、 １７−−−人出力装置（１０）。
図は具体例としてのマイクロプログラム処理の時間的処
理を示すタイムチャート、第３図は特定処理のマイクロ
プログラム処理動作フローチャートである。 １１−−一中央制御装置（ＣＰＵ）、 １２−ｍ−主記憶装置（ＭＥＭ）、 １３−ｍ−バス、 １４−ｍ−人出力制御回路（ＩＯＣ）、１５−ｍ−タイ
マ、 １６−−−処理内容識別レジスタ、 １７−−−人出力装置（１０）。
Claims (1)
- マイクロプログラムで処理内容を識別する値の設定及び
読取りが可能な処理内容識別レジスタと、マイクロプロ
グラムで設定及びカウント開始指示可能であってタイム
アウトによりマイクロプログラムに割込みを起こすこと
のできるタイマとを有し、該タイマからのマイクロプロ
グラム割込み時に前記処理内容識別レジスタから読取ら
れた値に基づいて、それまで実行していた処理とは別の
処理を実行することを特徴とするマイクロプログラム制
御処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP590985A JPS61166631A (ja) | 1985-01-18 | 1985-01-18 | マイクロプログラム制御処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP590985A JPS61166631A (ja) | 1985-01-18 | 1985-01-18 | マイクロプログラム制御処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166631A true JPS61166631A (ja) | 1986-07-28 |
| JPH0462093B2 JPH0462093B2 (ja) | 1992-10-05 |
Family
ID=11624022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP590985A Granted JPS61166631A (ja) | 1985-01-18 | 1985-01-18 | マイクロプログラム制御処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166631A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263537A (ja) * | 1986-05-09 | 1987-11-16 | Fujitsu Ltd | スリ−プタイマ付マイクロプログラム制御装置 |
| JPH0220114A (ja) * | 1988-05-09 | 1990-01-23 | Thomson Consumer Electron Inc | 同調装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5668839A (en) * | 1979-11-09 | 1981-06-09 | Nec Corp | Microprogram control unit |
| JPS57161934A (en) * | 1981-03-30 | 1982-10-05 | Fujitsu Ltd | Microprogram controlling system |
| JPS582947A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | 時間待合せ制御方式 |
-
1985
- 1985-01-18 JP JP590985A patent/JPS61166631A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5668839A (en) * | 1979-11-09 | 1981-06-09 | Nec Corp | Microprogram control unit |
| JPS57161934A (en) * | 1981-03-30 | 1982-10-05 | Fujitsu Ltd | Microprogram controlling system |
| JPS582947A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | 時間待合せ制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263537A (ja) * | 1986-05-09 | 1987-11-16 | Fujitsu Ltd | スリ−プタイマ付マイクロプログラム制御装置 |
| JPH0220114A (ja) * | 1988-05-09 | 1990-01-23 | Thomson Consumer Electron Inc | 同調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462093B2 (ja) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655615B2 (ja) | 情報処理装置 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPS62217326A (ja) | 複数ｏｓ格納切替可能コンピユ−タ | |
| JPS633328B2 (ja) | ||
| JPS628243A (ja) | キヤツシユ・メモリ | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPH01154236A (ja) | 時分割タスク実行装置 | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPS6230452B2 (ja) | ||
| JPS61150061A (ja) | プロセツサ結合方式 | |
| JPS63305449A (ja) | マイクロプロセツサシステム | |
| JPH0298744A (ja) | 割込み処理方式 | |
| JPH03164940A (ja) | 割込み時期を複数化した計算機 | |
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPH0198029A (ja) | データ処理装置 | |
| JPS6191743A (ja) | 専用演算装置の制御方式 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPH0553831A (ja) | 割込み機能付コンピユータ装置 | |
| JPH01161470A (ja) | マイクロプロセッサ | |
| JPH04270438A (ja) | 割込制御方式 | |
| JPS6349941A (ja) | 演算処理装置 |