JPH0298744A - 割込み処理方式 - Google Patents

割込み処理方式

Info

Publication number
JPH0298744A
JPH0298744A JP25075488A JP25075488A JPH0298744A JP H0298744 A JPH0298744 A JP H0298744A JP 25075488 A JP25075488 A JP 25075488A JP 25075488 A JP25075488 A JP 25075488A JP H0298744 A JPH0298744 A JP H0298744A
Authority
JP
Japan
Prior art keywords
level
resident
program
running
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25075488A
Other languages
English (en)
Inventor
Tetsuya Fujita
哲也 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25075488A priority Critical patent/JPH0298744A/ja
Publication of JPH0298744A publication Critical patent/JPH0298744A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプロセッサの割り込み処理方式に関し。
特に割シ込み発生時にプログラムの走行状態を表すコン
テクストをセーブ/リストアするオーバ・ヘッドを少な
くするための方式に関する。
〔従来の技術〕 従来の割シ込み処理方式では1割シ込みが発生しプログ
ラム走行レベルが変わるときに、まずその時のプロセッ
サのレジスタの状態(コンテクスト)をその時のプログ
ラム走行レベルに対応したメモリ領域にセーブして2次
に新しい走行レベルに対応したコンテクストをメモリか
らリストアしテくル。プロセッサのレジスタの数が増す
にしたがってこのスイッチ時にプロセッサ、メモリ間で
転送される情報量が多くな91割り込み処理のオーバ・
ヘッドが大きくなる。又、割り込み処理の性能を上げる
ために1割シ込みレベルの全てに対してコンテクストを
格納できるレジスタ・セットを設けたプロセッサがある
が、プロセッサの定義する割り込みレベルが例えば64
だと通常のプロセッサの64倍のハードウェア量をレジ
スタに割かなければならないので、ノ)−ドウエア・コ
ストが大きくなってしまう。一般にプロセッサでは。
レジスタ部の・・−ドウエア量は制御部のそれよシもず
っと多く、膨大な数のレジスタを持ったプロセッサでは
、チップの数が多くなってコン/fクトな実装が困難と
なる。
〔発明が解決しようとする課題〕
しかしながら、上述した従来の割シ込み処理方式では、
第1の方式では割り込み時のオーバ・ヘッドが大きくな
り9通信制御をど高いリアルタイム応答性が要求される
分野では性能が問題になってくる。この様なアプリケー
ションではその基本的な制御に割り込みのレベル制御を
陽に利用するので、その時のコンテクストのセーブ/リ
ストアにかかる時間に対して厳しい性能が要求される。
第2の方式では、その・・−ドウエア量が大きくなり1
価格やサイズの点で競争力が劣ってしまう。
そこで1本発明の技術的課題は、上述した問題点を解決
するために、特定の限られた割り込みレベルに対しては
プロセッサ内でそのコンテクストを保持することによっ
て、プログラム走行レベルのスイッチを高速に処理する
割込み処理方式を提供することである。
〔課題を解決するための手段〕
本発明によれば。
マイクロプログラム制御方式のプロセッサで。
汎用レジスタ、プログラム・カウンタ、ステータス・レ
ジスタ等のプログラムの走行状態を記録するコンテクス
トを複数個保持できるレジスタ・ファイルがマイクロプ
ログラム実行ユニットとパスで接続されているプロセッ
サであって、命令の切れ目やマイクロプログラムからの
指示を契機に。
保留中の最も優先順位の高い割り込みレベルが。
現在走行中のプログラムの走行レベルよシ優先順位が高
い時に1割り込み許可信号と新しいプログラム走行レベ
ルとを出力する割り込み調停回路手段と。
所定のソフトウェア命令で値の設定可能なテーブルで、
各エントリが71−ドウエアの定義している割シ込みレ
ベルに対応していて、その割シ込みレベルで走行するプ
ログラムのコンテクストが上記レジスタ・ファイルに常
駐するか否かを示している常駐フラグと、常駐フラグで
常駐すると記されたレベルに対してはそのフンチクスト
を上記レジスタ・ファイルのどのフレームに格納するか
を表すフレーム番号が、常駐フラグで非常駐と記された
レベルに対してはある共通のフレーム番号が登録されて
いるコンテクスト・テーブルと。
現在走行中のプログラムの走行レベルを保持し。
その出力を上記割9込み調停回路手段及び前記マイクロ
プログラム実行ユニッH4C提供し、上記割り込み調停
回路手段の出力する割り込み許可信号の指示でその調停
回路手段の出力するプログラム走行レベルを格納するカ
レント走行レベル・レジスタと。
上記割り込み調停回路手段の出力するプログラム走行レ
ベルと上記コンテクスト・テーブルの出力を入力として
、走行レベルに対応した常駐フラグとフレーム番号を出
力する常駐チェック回路手段と。
上記常駐チェック回路手段の出力するフレーム番号を保
持し、現在走行中のプログラムが参照しているフレーム
番号としてその出力を上記レジスタ・ファイルに提供す
るフレーム番号レジスタと。
上記常駐チェック回路手段の出力する常駐フラグを保持
する常駐フラグ・レジスタと。
上記常駐チェック回路手段の常駐フラグをこれから移ろ
うとする新しいプログラム走行レベルトして入力し、上
記常駐フラグ・レジスタをいままで走っていたプログラ
ム走行レベルとして入力して、プログラム走行レベルの
変更に際してコンテクストのセーブ/リストアを前記マ
イクロプログラム実行ユニットに対して指示するセーブ
/リストア指示回路手段とを有する割込み処理方式が得
られる。
〔実施例〕
次ぎに2本発明の実施例について図面を参照して説明す
る。
第1図は本発明の一実施例のブロック構成図である。
lはマイクロプログラム実行ユニットで、複数コンテク
スト・レジスタ・ファイル2と内部パス3で接続されて
いる。4はレジスタ番号指示伝達手段で、マイクロプロ
グラム実行ユニット1から複数コンテクスト・レジスタ
・ファイル2に対してレジスタ番号を示す。5は割り込
み調停回路手段で、カレント走行レベル・レジスタ8の
出力を入力として、プロセッサ内、外の割り込み要求を
基にレベル・スイフチを行うべきタイミングヲ検出して
、変更する新しいプログラム走行レベル及び割り込み指
示を新プログラム走行レベル伝達手段6と割り込み許可
信号手段7で出力する。9はカレント走行レベル信号手
段で、現在のプログラム走行レベルをマイクロプログラ
ム実行ユニットlと割り込み調停回路手段5に伝える。
10はコンテクスト・テーブルで、全ての割p込みレベ
ルに対して常駐/非常駐の区別と対応するレジスタ・フ
ァイルのフレーム番号を格納している。
例えばレジスタ・ファイル2が第2図の様に4個のフレ
ームから成り1割り込みレベルがO〜63の64レベル
であるとすると、コンテクスト・テーブルは第3図の様
になる。
第3図で、31は常駐フラグを表し、32はフレーム番
号を表す。第1図に戻って、11はテーブル出力信号で
、12は常駐チエ7り回路手段を表す。12は、6のレ
ベル番号をインデツクスとして11のテーブルをひき、
該当するエントリのフレーム番号と常駐フラグをそれぞ
tフレーム番号出力手段13と常駐フラグ指示伝達手段
14で出力する。15はフレーム番号レジスタで13の
内容を保持する。16はフレーム番号指示伝達手段で、
このフレーム番号とレジスタ番号指示公述手段4のレジ
スタ番号の組でレジスタ・ファイル2のフレームとその
中のレソスタカリード、ライトの対染として指定される
。J 17は常駐フラグ・レジスタで、常駐フラグ指示
伝達手段14の内容を格納する。18はセーブ/リスト
ア指示回路手段で、プログラム走行レベルが変更される
ときに。
常駐フラグ指示伝達手段14と常駐フラグ・レジスタ1
7を基にコンテクストのセーブ、リストアの指示をマイ
クロプログラム実行ユニッ)lに対してセーブ/リスト
ア指示伝達手段19を介して伝える。
今仮にレジスタ・ファイルが第2図の様に4個のフレー
ムから成っているとする。
それぞれをフレーム0,1,2.3と呼ぶ。そして第3
図の様にレベル61,62.63は常駐として定義され
それぞれフレーム1,2.3が割シ当てられているとす
る。このテーブルの内容は。
特殊なソフトウェア命令で更新できる。非常駐とされて
いる0〜60のレベルにはフレームOが割り当てられて
いる。レベル63でユーザプログラムが実行中と仮定す
ると、レジスタ8は63でレジスタ15は3を指定して
いる。又制御フリソゾフロノプ17は常駐の意味の1を
示している。この時マイクロプログラム実行ユニット1
はフレーム3のレジスタのみを参照できる。
この状態で、仮にレベル62の割り込みがあったとする
。現在の走行レベルも新しい割り込みレベルも常駐なの
で、この時のレベル・スイッチではコンテクストのセー
ブ、リストアは共に必要ない。従って指示回路手段18
はセーブ、リストアを指示せず6走行レベル8は62と
なシカフレーム番号15は2となる。この時マイクロプ
ログラムの割り込み処理ルーチンはセーブ、リストアす
ることなく、それ以降自動的にマイクロプログラムはフ
レーム2のレジスタを参照する。この様に。
常駐レベル間のレベル・スイッチではオーバ・ヘッドが
ゼロとなる。
次ぎにレベル10の割り込みがあったとする。
レベルlOは第3図の示すように非常駐である。
この時は、走行レベル9は10となシカフレーム番号1
5は0となる。そして指示回路手段18はレベル10の
コンテクストをメモリ領域からリストアしてくることを
マイクロプログラムに指示する。メモリから取り出され
たコンテクストはフレームOにロードされる。レベル6
2は常駐なので。
レベル・スイッチ前のプロセッサの状態はメモリにセー
ブする必要はない。この場合でも1通常のプロセッサに
比べれば半分のオー・ぐ・ヘッドでレベルの切り替えが
行われる。
セーブ/リストア指示回路手段18の動作は。
以上説明した様に、レベル・スイッチ前後のプログラム
走行レベルで第4図の様な動作指示をマイクロプログラ
ムに対して行う。
〔発明の効果〕
以上説明したように1本発明は、プロセッサで定義して
いる割り込みレベルの一部に対しては。
そのコンテクストをプロセッサ内部に保持することによ
って、ハードウェアの増加を抑えながら割り込み処理時
のコンテクストのセーブ/リストアのオーバ・ヘッドを
小さくする効果がある。本発明では、プロセッサに常駐
させる割り込みレベルを特殊なソフトウェア命令で指定
できるので、アプリケーションに応じて頻繁に使うレベ
ルを常駐に割り当てていくことで、レジスタ・ファイル
のフレームの有効活用を計ることが出来る。一般に。
与えられた全ての割り込みレベルを使うアプリケーショ
ン・プログラムは希で1本発明のようにある限られたレ
ベルに対してのみ、常駐をサポートすることは合理的と
思われる。特に常駐のレベル間でのコンテクスト・スイ
ッチではセーブ/リストアは不要なので、きわめて高速
にその割り込み処理を行うことが出来る。
【図面の簡単な説明】
第1図は本発明の1実施例のブロック構成図。 第2図は複数コンテクスト・レジスタ・ファイルの1構
成例、第3図はコンテクスト・テーブルの一例、第4図
はセーブ/リストア指示回路手段の動作を現在のプログ
ラム走行レベルと新しいプログラム走行レベルとの組合
せで示している。 1:マイクロプログラム実行ユニット、2:複数コンテ
クスト・レジスタ・ファイル、3:内部パス、4:レジ
スタ番号指示伝達手段、5:割り込み調停回路手段、6
:新プログラム走行レベル伝達手段、7二割り込み許可
信号手段、8:カレント走行レベル・レジスタ、9:カ
レン) 走行L/ベル信号手段、lO:コンテクスト・
テーブル。 11:テーブル出力信号、12:常駐チェック回路手段
、13:7レーム番号出力手段、14:常駐フラグ指示
伝達手段、15:フレーム番号レジスタ、16:フレー
ム番号指示伝達手段、17:常駐フラグ・レジスタ、1
8:セーブ/リストア指示回路手段、19:セーブ/リ
ストア指示伝達手段、31:常駐フラグ、32:フレー
ム番号。

Claims (1)

  1. 【特許請求の範囲】 1)汎用レジスタ、プログラム・カウンタ、ステータス
    ・レジスタ等のプログラムの走行状態を記録するコンテ
    クストを複数個保持できるレジスタ・ファイルがマイク
    ロプログラム実行ユニットとバスで接続されているプロ
    セッサであって、命令の切れ目やマイクロプログラムか
    らの指示を契機に、保留中の最も優先順位の高い割り込
    みレベルが、現在走行中のプログラムの走行レベルより
    優先順位が高い時に、割り込み許可信号と新しいプログ
    ラム走行レベルとを出力する割り込み調停回路手段と、 所定のソフトウェア命令で値の設定可能なテーブルで、
    各エントリがハードウェアの定義している割り込みレベ
    ルに対応していて、その割り込みレベルで走行するプロ
    グラムのコンテクストが上記レジスタ・ファイルに常駐
    するか否かを示している常駐フラグと、常駐フラグで常
    駐すると記されたレベルに対しては、そのコンテクスト
    を上記レジスタ・ファイルのどのフレームに格納するか
    を表すフレーム番号が、常駐フラグで非常駐と記された
    レベルに対しては共通のフレーム番号が登録されている
    コンテクスト・テーブルと、 現在走行中のプログラムの走行レベルを保持し、その出
    力を上記割り込み調停回路手段及び前記マイクロプログ
    ラム実行ユニットに提供し、上記割り込み調停回路手段
    の出力する割り込み許可信号の指示でその調停回路手段
    の出力するプログラム走行レベルを格納するカレント走
    行レベル・レジスタと、 上記割り込み調停回路手段の出力するプログラム走行レ
    ベルと上記コンテクスト・テーブルの出力を入力として
    、走行レベルに対応した常駐フラグとフレーム番号を出
    力する常駐チェック回路手段と、 上記常駐チェック回路手段の出力するフレーム番号を保
    持し、現在走行中のプログラムが参照しているフレーム
    としてその出力を上記レジスタ・ファイルに提供するフ
    レーム番号レジスタと、上記常駐チェック回路手段の出
    力する常駐フラグを保持する常駐フラグ・レジスタと、 上記常駐チェック回路手段の常駐フラグをこれから移ろ
    うとする新しいプログラム走行レベルとして入力し、上
    記常駐フラグ・レジスタをいままで走っていたプログラ
    ム走行レベルとして入力して、プログラム走行レベルの
    変更に際してコンテクストのセーブ/リストアを前記マ
    イクロプログラム実行ユニットに対して指示するセーブ
    /リストア指示回路手段とを 有することを特徴とする割り込み処理方式。
JP25075488A 1988-10-06 1988-10-06 割込み処理方式 Pending JPH0298744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25075488A JPH0298744A (ja) 1988-10-06 1988-10-06 割込み処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25075488A JPH0298744A (ja) 1988-10-06 1988-10-06 割込み処理方式

Publications (1)

Publication Number Publication Date
JPH0298744A true JPH0298744A (ja) 1990-04-11

Family

ID=17212542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25075488A Pending JPH0298744A (ja) 1988-10-06 1988-10-06 割込み処理方式

Country Status (1)

Country Link
JP (1) JPH0298744A (ja)

Similar Documents

Publication Publication Date Title
US5161226A (en) Microprocessor inverse processor state usage
US6553487B1 (en) Device and method for performing high-speed low overhead context switch
JPH02230455A (ja) 外部記憶装置の割込み制御方式
JP3970609B2 (ja) プロセッサシステム
JPH0298744A (ja) 割込み処理方式
JPS6290728A (ja) 割込処理方法
JPH02128250A (ja) 情報処理装置のアクセス制御回路
JPH02173828A (ja) 割込み処理方式
JPH03147157A (ja) 情報処理装置
JP2585905B2 (ja) マルチタスク実行装置
JPH0199132A (ja) マルチタスク実行装置
JPH04195540A (ja) 割り込み処理方式
JPH0217541A (ja) スタツク方式マイクロコンピュータ
JPH039431A (ja) 割込み処理方式
JPS60263238A (ja) 情報処理装置
JPS61166631A (ja) マイクロプログラム制御処理方法
JPH03182945A (ja) 主記憶内データ転送方式
JP2744152B2 (ja) データ駆動型データ処理装置
JPH0477930A (ja) マイクロコンピュータ
JPS61151745A (ja) 割込処理方式
JPH03179532A (ja) コンピュータ装置
JPS62217326A (ja) 複数os格納切替可能コンピユ−タ
JPS63147248A (ja) バツフアメモリを有するプロセッサ装置
JPH02118892A (ja) プロセッサ
JPS6222149A (ja) プロセス切り換え方式