JPH02128250A - 情報処理装置のアクセス制御回路 - Google Patents
情報処理装置のアクセス制御回路Info
- Publication number
- JPH02128250A JPH02128250A JP28332288A JP28332288A JPH02128250A JP H02128250 A JPH02128250 A JP H02128250A JP 28332288 A JP28332288 A JP 28332288A JP 28332288 A JP28332288 A JP 28332288A JP H02128250 A JPH02128250 A JP H02128250A
- Authority
- JP
- Japan
- Prior art keywords
- processing request
- processing
- control circuit
- peripheral device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 40
- 230000010365 information processing Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置のアクセス制御回路に関し、特に
周辺装置からのメモリアクセス時に優先順位の高いもの
から処理を実行させるとともに、他の周辺装置が中央処
理装置へのアクセスを行なえる情報処理装置のアクセス
制御回路に関する。
周辺装置からのメモリアクセス時に優先順位の高いもの
から処理を実行させるとともに、他の周辺装置が中央処
理装置へのアクセスを行なえる情報処理装置のアクセス
制御回路に関する。
従来、この種の情報処理装置は、周辺装置からのメモリ
アクセス時、その優先順位に従って処理が実行されるが
、その間他の周辺装置は中央処理装置をアクセスできな
い方式となっていた。
アクセス時、その優先順位に従って処理が実行されるが
、その間他の周辺装置は中央処理装置をアクセスできな
い方式となっていた。
上述した従来の情報処理装置は、周辺装置からのメモリ
アクセス時にその優先順位に従って処理が実行されるが
、その間は、他の周辺装置からの中央処理装置に対する
アクセスは行えないという欠点がある。
アクセス時にその優先順位に従って処理が実行されるが
、その間は、他の周辺装置からの中央処理装置に対する
アクセスは行えないという欠点がある。
本発明の情報処理装置のアクセス制御回路の構成は、中
央処理装置により制御される複数台の周辺装置からなる
情報処理装置において、前記周辺装置からの処理要求を
格納、記憶して優先順位の高いものからの処理の実行時
及び前記周辺装置からのメモリアクセスの処理実行時に
、他の周辺装置によるメモリアクセス以外の処理要求を
前記中央処理装置へ送出して処理を実行する処理要求制
御回路と、この処理要求制御回路からのデータ切り換え
情報によりその処理要求制御回路内の処理要求の優先順
位が一番高いものがメモリアクセスの場合、前記処理要
求制御回路側へ、また、前記処理要求制御回路内の優先
順位の一番高いものがメモリアクセス以外の場合、前記
中央処理装置側へデータを切り換えるデータ切り換え回
路とを含むことを特徴とする。
央処理装置により制御される複数台の周辺装置からなる
情報処理装置において、前記周辺装置からの処理要求を
格納、記憶して優先順位の高いものからの処理の実行時
及び前記周辺装置からのメモリアクセスの処理実行時に
、他の周辺装置によるメモリアクセス以外の処理要求を
前記中央処理装置へ送出して処理を実行する処理要求制
御回路と、この処理要求制御回路からのデータ切り換え
情報によりその処理要求制御回路内の処理要求の優先順
位が一番高いものがメモリアクセスの場合、前記処理要
求制御回路側へ、また、前記処理要求制御回路内の優先
順位の一番高いものがメモリアクセス以外の場合、前記
中央処理装置側へデータを切り換えるデータ切り換え回
路とを含むことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の情報処理装置のアクセス制
御回路を示すブロック図である。
御回路を示すブロック図である。
第１図は、１台の中央処理装置１と、メモリ２と、複数
台の周辺装置３と、処理要求制御回路４と、データ切り
換え回路５により構成される。処理要求制御回路４には
、周辺装置３からの処理要求６が入力される。
台の周辺装置３と、処理要求制御回路４と、データ切り
換え回路５により構成される。処理要求制御回路４には
、周辺装置３からの処理要求６が入力される。
また、データ切り換え回路５は、処理要求制御回路４か
ら出力されたデータ切り換え情報７により、メモリ２と
中央処理装置１及び処理要求制御回路４との間のデータ
を切り換える。処理要求制御回路４は、周辺装置３から
の処理要求入力時、どの周辺装置からの処理要求かを判
断して記憶するとともに、処理要求の優先順位を決定す
る。優先順位の一番高い処理要求がメモリアクセスでな
い場合、処理要求制御回路４は中央処理装置１に対して
周辺装置３からの処理要求８を送出するとともに、デー
タ切り換え回路５にメモリ２と中央処理装置１との間の
データ切り換え情報７を送出し、メモリ２．中央処理装
置１．処理要求制御回路４及び処理要求を送出した周辺
装置との間でデータ転送を行なう。
ら出力されたデータ切り換え情報７により、メモリ２と
中央処理装置１及び処理要求制御回路４との間のデータ
を切り換える。処理要求制御回路４は、周辺装置３から
の処理要求入力時、どの周辺装置からの処理要求かを判
断して記憶するとともに、処理要求の優先順位を決定す
る。優先順位の一番高い処理要求がメモリアクセスでな
い場合、処理要求制御回路４は中央処理装置１に対して
周辺装置３からの処理要求８を送出するとともに、デー
タ切り換え回路５にメモリ２と中央処理装置１との間の
データ切り換え情報７を送出し、メモリ２．中央処理装
置１．処理要求制御回路４及び処理要求を送出した周辺
装置との間でデータ転送を行なう。
処理要求制御回路４で決定した優先順位の一番高い処理
要求がメモリアクセスの場合、処理要求制御回路４はデ
ータ切り換え回路５にメモリ２と処理要求制御回路４と
の間のデータ切り換え情報７を送出し、メモリ２．処理
要求制御回路４及び処理要求を送出した周辺装置との間
でデータ転送を行なう。
要求がメモリアクセスの場合、処理要求制御回路４はデ
ータ切り換え回路５にメモリ２と処理要求制御回路４と
の間のデータ切り換え情報７を送出し、メモリ２．処理
要求制御回路４及び処理要求を送出した周辺装置との間
でデータ転送を行なう。
処理要求を送出した周辺装置がメモリアクセスを行なっ
ている間、処理要求制御回路４は二番目に優先順位の高
い処理要求を調べ、その処理要求がメモリアクセスでな
かった場合、中央処理装置１とその処理要求を送出した
周辺装置との間でデータ転送を行なう。
ている間、処理要求制御回路４は二番目に優先順位の高
い処理要求を調べ、その処理要求がメモリアクセスでな
かった場合、中央処理装置１とその処理要求を送出した
周辺装置との間でデータ転送を行なう。
二番目に優先順位の高い処理要求がメモリアクセスの場
合、三番目、四番目と優先順位を落としていき、メモリ
アクセスでない処理要求の一番優先順位の高い処理要求
を実行する。
合、三番目、四番目と優先順位を落としていき、メモリ
アクセスでない処理要求の一番優先順位の高い処理要求
を実行する。
以上説明したように本発明は、周辺装置からの処理要求
を格納し、記憶して優先順位の高いものから処理を実行
させる処理要求制御回路と、処理要求制御回路からのデ
ータ切り換え情報によりデータ切り換え回路で処理要求
制御回路内の処理要求の優先順位の一番高いものがメモ
リアクセスの場合、処理要求制御回路側へ、又、処理要
求制御回路内の優先順位の一番高いものがメモリアクセ
ス以外の場合、中央処理装置側へデータを切り換えて周
辺装置からのメモリアクセスの処理実行時、他の周辺装
置によるメモリアクセス以外の処理要求を中央処理装置
に送出して処理の実行を行なわせることにより、周辺装
置からの処理要求を高速に処理できる効果がある。
を格納し、記憶して優先順位の高いものから処理を実行
させる処理要求制御回路と、処理要求制御回路からのデ
ータ切り換え情報によりデータ切り換え回路で処理要求
制御回路内の処理要求の優先順位の一番高いものがメモ
リアクセスの場合、処理要求制御回路側へ、又、処理要
求制御回路内の優先順位の一番高いものがメモリアクセ
ス以外の場合、中央処理装置側へデータを切り換えて周
辺装置からのメモリアクセスの処理実行時、他の周辺装
置によるメモリアクセス以外の処理要求を中央処理装置
に送出して処理の実行を行なわせることにより、周辺装
置からの処理要求を高速に処理できる効果がある。
第１図は本発明の情報処理装置のアクセス制御回路の一
実施例を示すブロック図である。 １・・・中央処理装置、２・・・メモリ、３・・・周辺
装置、４・・・処理要求制御回路、５・・・データ切り
換え回路、６・・・周辺装置からの処理要求及び処理要
求制御回路からのデータ、７・・・処理要求制御回路か
らのデータ切り換え情報とメモリアクセスの為のアドレ
ス及びメモリから処理要求制御回路へのデータ、８・・
・処理要求制御回路から中央処理装置への処理要求及び
中央処理装置から処理要求制御回路へのデータ。
実施例を示すブロック図である。 １・・・中央処理装置、２・・・メモリ、３・・・周辺
装置、４・・・処理要求制御回路、５・・・データ切り
換え回路、６・・・周辺装置からの処理要求及び処理要
求制御回路からのデータ、７・・・処理要求制御回路か
らのデータ切り換え情報とメモリアクセスの為のアドレ
ス及びメモリから処理要求制御回路へのデータ、８・・
・処理要求制御回路から中央処理装置への処理要求及び
中央処理装置から処理要求制御回路へのデータ。
Claims (1)
- 中央処理装置により制御される複数台の周辺装置から
なる情報処理装置において、前記周辺装置からの処理要
求を格納、記憶して優先順位の高いものからの処理の実
行時及び前記周辺装置からのメモリアクセスの処理実行
時に、他の周辺装置によるメモリアクセス以外の処理要
求を前記中央処理装置へ送出して処理を実行する処理要
求制御回路と、この処理要求制御回路からのデータ切り
換え情報によりその処理要求制御回路内の処理要求の優
先順位が一番高いものがメモリアクセスの場合、前記処
理要求制御回路側へ、また、前記処理要求制御回路内の
優先順位の一番高いものがメモリアクセス以外の場合、
前記中央処理装置側へデータを切り換えるデータ切り換
え回路とを含むことを特徴とする情報処理装置のアクセ
ス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28332288A JPH02128250A (ja) | 1988-11-08 | 1988-11-08 | 情報処理装置のアクセス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28332288A JPH02128250A (ja) | 1988-11-08 | 1988-11-08 | 情報処理装置のアクセス制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02128250A true JPH02128250A (ja) | 1990-05-16 |
Family
ID=17663967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28332288A Pending JPH02128250A (ja) | 1988-11-08 | 1988-11-08 | 情報処理装置のアクセス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02128250A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5935231A (en) * | 1990-06-04 | 1999-08-10 | Hitachi, Ltd. | Bus system for use with information processing apparatus |
| US6006302A (en) * | 1990-06-04 | 1999-12-21 | Hitachi, Ltd. | Multiple bus system using a data transfer unit |
| JP2007011780A (ja) * | 2005-06-30 | 2007-01-18 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
| USRE40390E1 (en) * | 1996-06-28 | 2008-06-17 | Fujitsu Limited | Object-oriented programming apparatus, object-oriented programming supporting apparatus, component builder apparatus, object-oriented program storage medium, program storage medium for use in object-oriented programming, component storage medium, and object-between-network display method |
| JP2009301568A (ja) * | 2009-08-11 | 2009-12-24 | Hitachi Ltd | 情報処理装置 |
| JP2010134950A (ja) * | 2010-01-18 | 2010-06-17 | Hitachi Ltd | データ処理装置およびデータ処理方法 |
-
1988
- 1988-11-08 JP JP28332288A patent/JPH02128250A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7802045B2 (en) | 1990-06-04 | 2010-09-21 | Hitachi, Ltd. | Bus system for use with information processing apparatus |
| US6006302A (en) * | 1990-06-04 | 1999-12-21 | Hitachi, Ltd. | Multiple bus system using a data transfer unit |
| US6098136A (en) * | 1990-06-04 | 2000-08-01 | Hitachi, Ltd. | Multiple bus system using a data transfer unit |
| US6195719B1 (en) | 1990-06-04 | 2001-02-27 | Hitachi, Ltd. | Bus system for use with information processing apparatus |
| US6334164B1 (en) | 1990-06-04 | 2001-12-25 | Hitachi, Ltd. | Bus system for use with information processing apparatus |
| US6810461B2 (en) | 1990-06-04 | 2004-10-26 | Hitachi, Ltd. | Bus system for use with information processing apparatus |
| US6907489B2 (en) | 1990-06-04 | 2005-06-14 | Hitachi, Ltd. | Bus system for use with information processing apparatus |
| US7152130B2 (en) | 1990-06-04 | 2006-12-19 | Hitachi, Ltd. | Bus system for use with information processing apparatus |
| US5935231A (en) * | 1990-06-04 | 1999-08-10 | Hitachi, Ltd. | Bus system for use with information processing apparatus |
| US7398346B2 (en) | 1990-06-04 | 2008-07-08 | Hitachi, Ltd. | Bus system for use with information processing apparatus |
| US7577781B2 (en) | 1990-06-04 | 2009-08-18 | Hitachi, Ltd. | Bus system for use with information processing apparatus |
| USRE40390E1 (en) * | 1996-06-28 | 2008-06-17 | Fujitsu Limited | Object-oriented programming apparatus, object-oriented programming supporting apparatus, component builder apparatus, object-oriented program storage medium, program storage medium for use in object-oriented programming, component storage medium, and object-between-network display method |
| JP2007011780A (ja) * | 2005-06-30 | 2007-01-18 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
| JP2009301568A (ja) * | 2009-08-11 | 2009-12-24 | Hitachi Ltd | 情報処理装置 |
| JP4599524B2 (ja) * | 2009-08-11 | 2010-12-15 | 株式会社日立製作所 | データ処理装置及び方法 |
| JP2010134950A (ja) * | 2010-01-18 | 2010-06-17 | Hitachi Ltd | データ処理装置およびデータ処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPS628243A (ja) | キヤツシユ・メモリ | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH02123453A (ja) | ネットワーク・システムのデータ転送方式 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPH02222058A (ja) | マルチプロセッサシステム | |
| JPH01126749A (ja) | 周辺機器データ制御装置 | |
| JPH01220051A (ja) | 情報処理装置 | |
| JPS5836380B2 (ja) | マルチプロセツサ・システムにおけるダイレクト・メモリ・アクセス方式 | |
| JPS6341966A (ja) | 直接メモリアクセス転送装置 | |
| JPH04160634A (ja) | メモリ制御装置 | |
| JPS6148747B2 (ja) | ||
| JPH04195540A (ja) | 割り込み処理方式 | |
| JPH103463A (ja) | プロセッサ間通信方法 | |
| JPH01248264A (ja) | システムバス競合制御方式 | |
| JPS6158072A (ja) | システム制御装置 | |
| JPH01137381A (ja) | スイッチマトリクス制御回路 | |
| JPH02310657A (ja) | バス接続装置 | |
| JPH1011351A (ja) | コンピュータシステム | |
| JPH02176844A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS59148939A (ja) | 端末装置の制御方式 | |
| JPS6227846A (ja) | 入出力チヤネル |