JP4599524B2 - データ処理装置及び方法 - Google Patents
データ処理装置及び方法 Download PDFInfo
- Publication number
- JP4599524B2 JP4599524B2 JP2009186221A JP2009186221A JP4599524B2 JP 4599524 B2 JP4599524 B2 JP 4599524B2 JP 2009186221 A JP2009186221 A JP 2009186221A JP 2009186221 A JP2009186221 A JP 2009186221A JP 4599524 B2 JP4599524 B2 JP 4599524B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- processor
- memory
- data
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
情報処理装置内のバスシステムは、メモリバスとシステムバスが個々にプロセッサバスに接続されているか(非特許文献1参照)、又はプロセッサバスとメモリバスが個々にシステムバスに接続されている構成となっていた。
前者は、システムバスとメモリバスが連動動作するいわゆるダイレクトメモリアクセス(Direct Memory Access,以下DMA)の際に、プロセッサバスが独立動作ができないため、プロセッサバスの使用効率が悪くなる。一方、後者は、プロセッサバスとメモリバスが連動動作する、いわゆるメインメモリアクセスの際にシステムバスが独立動作できないため、システムバスの使用効率が悪くなるという問題があった。
尚、これらの従来のバスシステムの構成と問題点については、図面を用いて詳述した。
本発明の目的は、各バスの使用効率を最大とする情報処理装置のバスシステムを提供することにある。
本発明の他の目的は、プロセッサバスとメモリバスの連動動作とシステムバスの独立動作を同時に行うことが可能なバスシステムを提供することにある。
本発明の更なる目的は、システムバスとメモリバスの連動動作とプロセッサバスの独立動作を同時に行うことが可能なバスシステムを提供することにある。
本発明の更なる他の目的は、システムバス、メモリバス、プロセッサバスの3種のバスが少なくとも3本以上相互接続される場合の、各バスの使用効率を最大とする情報処理装置用バスシステムを提供することにある。
上記目的を達成するため、本発明においては、第1バス、第2バス、第3バスの3つのバスを少なくとも三叉路状に接続し、3種のバスのうち、任意の2つを連動動作している間、他のバスが独立動作可能な構成とする。
即ち、本発明においては、プロセッサと、主メモリと、入出力デバイスと、該プロセッサと接続した第1バスと、該主メモリに接続した第2バスと、該入出力デバイスと接続した第3バスとを有する情報処理装置において、該第1バスと該第2バスと該第3バスとが接続され、前記プロセッサと前記主メモリと前記入出力デバイスの任意の2つ間でデータ転送を可能とする接続手段を有し、該接続手段は、接続された前記第1バスと前記第2バスを用い、前記プロセッサと前記主メモリとの間で第1のデータ信号を転送する第1のデータ転送モードと、接続された前記第2バスと前記第3バスを用い、前記主メモリと前記入出力デバイスとの間で第2のデータ信号を転送する第2のデータ転送モードと、接続された前記第3バスと前記第1バスを用い、前記入出力デバイスと前記プロセッサとの間で第3のデータ信号を転送する第3のデータ転送モードとからなる、それぞれ独立したデータ転送モードを可能とすることを特徴とする情報処理装置である。
これにより、3種のバスの使用効率を最大限に高めることができる。
また、上記目的を達成するため、本発明においては、プロセッサバス、メモリバス、システムバスの3種のバスを少なくとも三叉路状に接続し、3種のバスのうち、任意の2種を連動動作している間、他の1種のバスが独立動作可能な構成とする。
即ち、本発明においては、少なくとも一個のプロセッサが接続されたプロセッサバス、メインメモリに接続されたメモリバス、少なくとも一個の入出力デバイス(以下I/Oデバイス)などの接続デバイスが接続されたシステムバスの3種のバスを少なくとも三叉路接続するコントロール手段を設け、このコントロール手段により、各種のバスの相互接続を可能とする。
即ち、本発明においては、情報処理装置のバスシステムを、少なくとも一個のプロセッサが接続されたプロセッサバスと、メインメモリに接続されたメモリバスと、少なくとも一個の接続デバイスが接続されたシステムバスと、これら3種のバスが接続され、これら3種のバスの相互接続のための接続コントロール手段とで構成する。
本発明では、この接続コントロール手段は、三種のバスのそれぞれのデータバスが接続され、これらバス上のデータを相互に転送するデータパススイッチング手段と、三種のバスのそれぞれの制御バスとアドレスバスが接続され、これらバス上のコントロール信号及びアドレスを相互に転送すると共に、データパススイッチング手段へのデータパス制御信号を発生するバス・メモリ接続コントローラから構成される。
好適にはこのデータパススイッチング手段とバス・メモリ接続コントローラはそれぞれ単独に、あるいは一体として、一つの集積回路上に構成される。
更に、本発明においては、三種のバスはそれぞれ一本でなく、三種のバスのいずれかが複数本の場合においても同様に接続コントロール手段を構成し、これらのバスの相互接続を可能とすることができる。
上述した本発明の構成において、プロセッサバス、メモリバス、システムバスの3種のバスが少なくとも三叉路状に相互に接続されることにより、例えばプロセッサバス上のプロセッサからメモリバス上の主記憶メモリへアクセスするプロセッサメインメモリアクセスの場合に、データはプロセッサバスとメモリバスのみ介して転送され、システムバスを経由しないため、システムバスは独立に動作することが可能となる。一方、システムバス上の接続デバイスからメモリバス上の主記憶メモリへアクセスするDMAの場合、データはシステムバスとメモリバスのみ介して転送され、プロセッサバスを経由しないので、プロセッサバスは独立して動作することが可能となる。
これにより、3種のバスの使用効率を最大限に高めることができる。
以上、詳述してきた本発明によれば、少なくとも3種のバスの内、任意の2本が連動動作している間、他の1本以上のバスが独立動作することができるので、各バスの使用効率を最大にするという効果がある。特に、プロセッサバス上に複数のプロセッサが接続されている場合、又はキャッシュメモリシステムが接続されている場合等に、DMA動作と複数プロセッサ間、又はプロセッサとキャッシュメモリシステム間のデータ転送を同時に行え、又、プロセッサメインメモリアクセスと複数のシステムバス接続デバイス間のデータ転送を同時に行えるなどの効果がある。
102…キャッシュメモリシステム、
103…三叉路接続コントローラ、
104…メインメモリ、
105…M個のシステムバス接続デバイス、
111…プロセッサバス、
112…メモリバス、
113…システムバス。
Claims (12)
- データ処理装置であって、
第1の仕様に従って動作するプロセッサバスと、
前記プロセッサバスに接続されるプロセッサと、
第2の仕様に従って動作するメモリバスと、
前記メモリバスに接続されるメモリと、
第3の仕様に従って動作するシステムバスと、
前記システムバスに接続されるデバイスと、
前記プロセッサバス、前記メモリバス及び前記システムバスに接続されるコントローラと、
を有し、
前記コントローラは、
前記プロセッサバス、前記メモリバス及び前記システムバスの内、前記プロセッサバスと前記メモリバスとを使用して、前記プロセッサと前記メモリとの間で双方向にデータを転送する第1の転送モードと、
前記プロセッサバス、前記メモリバス及び前記システムバスの内、前記メモリバスと前記システムバスとを使用して、前記メモリと前記デバイスとの間で双方向にデータを転送する第2の転送モードと、
前記プロセッサバス、前記メモリバス及び前記システムバスの内、前記システムバスと前記プロセッサバスとを使用して、前記デバイスと前記プロセッサとの間で双方向にデータを転送する第3の転送モードと、
を有し、
前記コントローラは、
前記第1の転送モードにおいて、
前記プロセッサから前記メモリへデータを転送する場合は、前記プロセッサから受信した前記第1の仕様に従った転送起動信号に応じて、前記第2の仕様に従ったメモリコントロール信号を前記メモリバスに出力し、
前記第2の転送モードにおいて、前記デバイスから前記メモリへデータを転送する場合は、前記デバイスから受信した前記第3の仕様に従ったアドレス/データストローブ信号に応じて、前記第2の仕様に従ったメモリコントロール信号を前記メモリバスに出力し、
前記第3の転送モードにおいて、前記デバイスから前記プロセッサへデータを転送する場合は、前記デバイスから受信した前記第3の仕様に従ったシステムバススレーブ応答信号に応じて、前記第1の仕様に従った応答信号を前記プロセッサバスに出力し、
前記プロセッサから前記デバイスへデータを転送する場合は、前記プロセッサから受信した第1の仕様に従った転送起動信号に応じて、前記第3の仕様に従ったシステムバスリード/ライト信号を前記システムバスに出力する
ことによりデータを転送することを特徴とするデータ処理装置。 - 請求項1に記載のデータ処理装置であって、
前記第1の転送モードでデータを転送している場合は、前記システムバスに該データは出力されず、
前記第2の転送モードでデータを転送している場合は、前記プロセッサバスに該データは出力されず、
前記第3の転送モードでデータを転送している場合は、前記メモリバスに該データは出力されない、
ことを特徴とするデータ処理装置。 - 請求項1または2に記載のデータ処理装置であって、
前記第1の転送モードでデータを転送している場合は、前記システムバスは独立動作可能であり、
前記第2の転送モードでデータを転送している場合は、前記プロセッサバスは独立動作可能であり、
前記第3の転送モードでデータを転送している場合は、前記メモリバスは独立動作可能である、
ことを特徴とするデータ処理装置。 - 請求項1〜3のいずれか1項に記載のデータ処理装置であって、
前記メモリコントロール信号は、ロウアドレスストローブ信号(RAS)、カラムアドレスストローブ信号(CAS)、ライトイネーブル信号(WE)信号である
ことを特徴とするデータ処理装置。 - データ処理装置であって、
プロセッサと接続可能な、第1の仕様に従って動作するプロセッサバスと、
メモリと接続可能な、第2の仕様に従って動作するメモリバスと、
デバイスと接続可能な、第3の仕様に従って動作するシステムバスと、
前記プロセッサバス、前記メモリバス及び前記システムバスに接続されるコントローラと、
を有し、
前記コントローラは、
前記プロセッサバス、前記メモリバス及び前記システムバスの内、前記プロセッサバスと前記メモリバスとを使用して、前記プロセッサバスと前記メモリバスとの間で双方向にデータを転送する第1の転送モードと、
前記プロセッサバス、前記メモリバス及び前記システムバスの内、前記メモリバスと前記システムバスとを使用して、前記メモリバスと前記システムバスとの間で双方向にデータを転送する第2の転送モードと、
前記プロセッサバス、前記メモリバス及び前記システムバスの内、前記システムバスと前記プロセッサバスとを使用して、前記システムバスと前記プロセッサバスとの間で双方向にデータを転送する第3の転送モードと、
を有し、
前記コントローラは、
前記第1の転送モードにおいて、
前記プロセッサバスから前記メモリバスへデータを転送する場合は、前記プロセッサバスから受信した前記第1の仕様に従った転送起動信号に応じて、前記第2の仕様に従ったメモリコントロール信号を前記メモリバスに出力し、
前記第2の転送モードにおいて、
前記システムバスから前記メモリバスへデータを転送する場合は、前記システムバスから受信した前記第3の仕様に従ったアドレス/データストローブ信号に応じて、前記第2の仕様に従ったメモリコントロール信号を前記メモリバスに出力し、
前記第3の転送モードにおいて、
前記システムバスから前記プロセッサバスへデータを転送する場合は、前記システムバスから受信した前記第3の仕様に従ったシステムバススレーブ応答信号に応じて、前記第1の仕様に従った応答信号を前記プロセッサバスに出力し、
前記プロセッサバスから前記システムバスへデータを転送する場合は、前記プロセッサバスから受信した前記第1の仕様に従った転送起動信号に応じて、前記第3の仕様に従ったシステムバスリード/ライト信号を前記システムバスに出力する
ことによりデータを転送することを特徴とするデータ処理装置。 - 請求項5に記載のデータ処理装置であって、
前記第1の転送モードでデータを転送している場合は、前記システムバスに該データは出力されず、
前記第2の転送モードでデータを転送している場合は、前記プロセッサバスに該データは出力されず、
前記第3の転送モードでデータを転送している場合は、前記メモリバスに該データは出力されない、
ことを特徴とするデータ処理装置。 - 請求項5または6に記載のデータ処理装置であって、
前記第1の転送モードでデータを転送している場合は、前記システムバスは独立動作可能であり、
前記第2の転送モードでデータを転送している場合は、前記プロセッサバスは独立動作可能であり、
前記第3の転送モードでデータを転送している場合は、前記メモリバスは独立動作可能である、
ことを特徴とするデータ処理装置。 - 請求項5〜7のいずれか1項に記載のデータ処理装置であって、
前記メモリコントロール信号は、ロウアドレスストローブ信号(RAS)、カラムアドレスストローブ信号(CAS)、ライトイネーブル信号(WE)信号である
ことを特徴とするデータ処理装置。 - データ処理装置におけるデータ処理方法であって、
前記データ処理装置は、プロセッサと接続可能な、第1の仕様に従って動作するプロセッサバスと、
メモリと接続可能な、第2の仕様に従って動作するメモリバスと、
デバイスと接続可能な、第3の仕様に従って動作するシステムバスと、
前記プロセッサバス、前記メモリバス及び前記システムバスに接続されるコントローラと、
を有し、
前記コントローラは、
前記プロセッサバス、前記メモリバス及び前記システムバスの内、前記プロセッサバスと前記メモリバスとを使用して、前記プロセッサバスと前記メモリバスとの間で双方向にデータを転送する第1の転送モードと、
前記プロセッサバス、前記メモリバス及び前記システムバスの内、前記メモリバスと前記システムバスとを使用して、前記メモリバスと前記システムバスとの間で双方向にデータを転送する第2の転送モードと、
前記プロセッサバス、前記メモリバス及び前記システムバスの内、前記システムバスと前記プロセッサバスとを使用して、前記システムバスと前記プロセッサバスとの間で双方向にデータを転送する第3の転送モードと、
のいずれか1つによりデータを転送するものであって、
前記コントローラは、
前記第1の転送モードにおいて、
前記プロセッサバスから前記メモリバスへデータを転送する場合は、前記プロセッサバスから受信した前記第1の仕様に従った転送起動信号に応じて、前記第2の仕様に従ったメモリコントロール信号を前記メモリバスに出力し、
前記第2の転送モードにおいて、前記システムバスから前記メモリバスへデータを転送する場合は、前記システムバスから受信した前記第3の仕様に従ったアドレス/データストローブ信号に応じて、前記第2の仕様に従ったメモリコントロール信号を前記メモリバスに出力し、
前記第3の転送モードにおいて、
前記システムバスから前記プロセッサバスへデータを転送する場合は、前記システムバスから受信した前記第3の仕様に従ったシステムバススレーブ応答信号に応じて、前記第1の仕様に従った応答信号を前記プロセッサバスに出力し、
前記プロセッサバスから前記システムバスへデータを転送する場合は、前記プロセッサバスから受信した前記第1の仕様に従った転送起動信号に応じて、前記第3の仕様に従ったシステムバスリード/ライト信号を前記システムバスに出力する
ことによりデータを転送することを特徴とするデータ処理方法。 - 請求項9に記載のデータ処理方法であって、
前記第1の転送モードでデータを転送している場合は、前記システムバスに該データは出力されず、
前記第2の転送モードでデータを転送している場合は、前記プロセッサバスに該データは出力されず、
前記第3の転送モードでデータを転送している場合は、前記メモリバスに該データは出力されない、
ことを特徴とするデータ処理方法。 - 請求項9または10に記載のデータ処理方法であって、
前記第1の転送モードでデータを転送している場合は、前記システムバスは独立動作可能であり、
前記第2の転送モードでデータを転送している場合は、前記プロセッサバスは独立動作可能であり、
前記第3の転送モードでデータを転送している場合は、前記メモリバスは独立動作可能である、
ことを特徴とするデータ処理方法。 - 請求項9〜11のいずれか1項に記載のデータ処理方法であって、
前記メモリコントロール信号は、ロウアドレスストローブ信号(RAS)、カラムアドレスストローブ信号(CAS)、ライトイネーブル信号(WE)信号である
ことを特徴とするデータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009186221A JP4599524B2 (ja) | 2009-08-11 | 2009-08-11 | データ処理装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009186221A JP4599524B2 (ja) | 2009-08-11 | 2009-08-11 | データ処理装置及び方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006193547A Division JP4395600B2 (ja) | 2006-07-14 | 2006-07-14 | データ処理装置及び方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010007692A Division JP4599525B2 (ja) | 2010-01-18 | 2010-01-18 | データ処理装置およびデータ処理方法 |
JP2010166627A Division JP4733219B2 (ja) | 1990-06-04 | 2010-07-26 | データ処理装置およびデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009301568A JP2009301568A (ja) | 2009-12-24 |
JP4599524B2 true JP4599524B2 (ja) | 2010-12-15 |
Family
ID=41548340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009186221A Expired - Lifetime JP4599524B2 (ja) | 2009-08-11 | 2009-08-11 | データ処理装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4599524B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8380904B2 (en) * | 2010-03-09 | 2013-02-19 | Qualcomm Incorporated | Interconnect coupled to master device via at least two different bidirectional connections |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60252978A (ja) * | 1983-10-25 | 1985-12-13 | ハネイウエル・インフオメ−シヨン・システムス・イタリア・エス・ピ−・ア | デ−タ処理システムア−キテクチヤ |
JPS62501454A (ja) * | 1984-12-10 | 1987-06-11 | アドバンスト・コンピュ−タ−・コミュニケ−ションズ | マルチポ−トのランダムアクセスメモリを用いる通信コントロ−ラ |
JPS63286949A (ja) * | 1987-05-20 | 1988-11-24 | Hitachi Ltd | バス制御方式 |
JPH01134652A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | データ処理システム |
JPH02128250A (ja) * | 1988-11-08 | 1990-05-16 | Nec Ibaraki Ltd | 情報処理装置のアクセス制御回路 |
JPH04227557A (ja) * | 1990-06-04 | 1992-08-17 | Hitachi Ltd | 情報処理装置 |
JP2000172630A (ja) * | 1998-12-04 | 2000-06-23 | Seiko Epson Corp | 半導体装置、画像処理装置および印刷装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63278168A (ja) * | 1987-05-11 | 1988-11-15 | Hitachi Ltd | バス制御装置 |
-
2009
- 2009-08-11 JP JP2009186221A patent/JP4599524B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60252978A (ja) * | 1983-10-25 | 1985-12-13 | ハネイウエル・インフオメ−シヨン・システムス・イタリア・エス・ピ−・ア | デ−タ処理システムア−キテクチヤ |
JPS62501454A (ja) * | 1984-12-10 | 1987-06-11 | アドバンスト・コンピュ−タ−・コミュニケ−ションズ | マルチポ−トのランダムアクセスメモリを用いる通信コントロ−ラ |
JPS63286949A (ja) * | 1987-05-20 | 1988-11-24 | Hitachi Ltd | バス制御方式 |
JPH01134652A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | データ処理システム |
JPH02128250A (ja) * | 1988-11-08 | 1990-05-16 | Nec Ibaraki Ltd | 情報処理装置のアクセス制御回路 |
JPH04227557A (ja) * | 1990-06-04 | 1992-08-17 | Hitachi Ltd | 情報処理装置 |
JP2000172630A (ja) * | 1998-12-04 | 2000-06-23 | Seiko Epson Corp | 半導体装置、画像処理装置および印刷装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2009301568A (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04227557A (ja) | 情報処理装置 | |
US7380045B2 (en) | Protocol conversion and arbitration circuit, system having the same, and method for converting and arbitrating signals | |
JP4895183B2 (ja) | メモリコントローラ | |
Bainbridge et al. | Asynchronous macrocell interconnect using MARBLE | |
US7721038B2 (en) | System on chip (SOC) system for a multimedia system enabling high-speed transfer of multimedia data and fast control of peripheral devices | |
US20140201407A1 (en) | Interconnect, bus system with interconnect and bus system operating method | |
US20070101032A1 (en) | Bus arbitration circuit and bus arbitration method | |
JP4599524B2 (ja) | データ処理装置及び方法 | |
JP4599525B2 (ja) | データ処理装置およびデータ処理方法 | |
JP4102740B2 (ja) | 情報処理装置 | |
JP4395600B2 (ja) | データ処理装置及び方法 | |
JP3752478B2 (ja) | 情報処理装置 | |
JP4733219B2 (ja) | データ処理装置およびデータ処理方法 | |
JP4838458B2 (ja) | 半導体装置 | |
JP4684577B2 (ja) | 高速の帯域幅のシステムバスを仲裁するためのバスシステム及びその方法 | |
JP3411518B2 (ja) | 情報処理装置 | |
JP3411501B2 (ja) | 情報処理装置のデータ転送方法 | |
JP3411500B2 (ja) | 情報処理システム | |
JP3411519B2 (ja) | 情報処理装置 | |
JP3411517B2 (ja) | 情報処理装置 | |
KR940010807B1 (ko) | 정보처리장치용 버스시스템 및 정보처리 버스시스템 컨트롤러용 ic디바이스 | |
KR100961965B1 (ko) | 버스 시스템과 이를 이용한 데이터 전송 방법 | |
JP5028817B2 (ja) | バスシステム | |
JP4249741B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
JPH10326252A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 1 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 1 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 1 |