JPS6341966A - 直接メモリアクセス転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本願は、直接メモリアクセス（ＤＭＡ）転送データにア
ドレスを付加することにより、広域メモリ領域に転送す
る場合のブロック指定ができるようにした直接メモリア
クセス転送装置を開示するものである。

〔産業上の利用分野〕

本発明は、データ転送装置に関し、特に直接メモリアク
セス方式によるデータ転送装置に関するものである。

プログラム制御方式の場合にはプログラムが実行される
速度によってデータ転送の速度が決まってしまうが、フ
ロッピーディスクのように高速転送が必要とされるとき
は、直接メモリアクセス方式によるデータ転送が行われ
ている。

〔従来の技術〕

従来の直接メモリアクセス方式によるデータ転送は、第
４図に示すように、ＣＰＵ３０が直接メモリアクセスコ
ントローラ（ＤＭＡＣ＞３１のレジスタ３２にデータセ
ントし、このレジスタの値が先頭アドレスとして用いら
れ、転送元のメモリ３３から転送先の広域メモリ３４ベ
データ（Ｄ）が転送される。

〔発明が解決しようとする問題点〕

しかしながら、かかる従来の転送方式では、アドレスと
してその初期値を転送毎にＣＰＵの制御下で直接メモリ
アクセスコントローラ（ＤＭＡＣ）よって広域メモリ領
域に入力しているので、ＣＰＵへの依存性が高いという
問題点があった。

従って、本発明の目的は、ｃｐｕの依存性を排除した直
接メモリアクセス転送装置を得ることである。

〔問題点を解決するための手段〕

上記の目的を達成するため、本発明者は、転送データを
ブロック化できる場合、予め転送データ内若しくは転送
元のメモリに、転送先の広域メモリ領域のアドレスを各
々のデータブロックについて格納すれば直接メモリアク
セス転送の制御が簡素化しＣＰＵへの依存性も軽減され
るという点に着目して本発明を実現した。

第１図は本発明に係る直接メモリアクセス転送装置を原
理的に示したもので、ｌは、直接メモリアクセス転送デ
ータに転送先の広域メモリ領域２のブロック指定を行う
ための所定アドレスを付加する送出回路を示し、３Ｇ＄
、その転送データから付加されたアドレスを検出して転
送先の広域メモリ領域をブロックに分割してアドレス指
定する受信回路を示している。

〔作　用〕

第１図において、送出口路ｌにおいては既に直接メモリ
アクセス転送データに転送先の広域メモリ領域のブロッ
ク指定を行うための所定アドレスが付加されている。こ
の送出回路１から送出された転送データは受信回路３で
転送データから付加されたアドレスを抜き出して広域メ
モリ領域２を大きなブロックに分割してアドレス指定す
る。これは、毎転送時、同一先頭アドレスから開始して
もよい。

〔実施例〕

以下、第１図に示した本発明の直接メモリアクセス転送
装置を第２図に示した実施例に沿って説明する。

第２図において、送出回路１は転送データに転送先の広
域メモリ領域のブロック指定を行うためのアドレスを予
め付加したメモリ１０を示しているが、かかるアドレス
付加を行うように回路構成したものでもよい、第２図の
送出回路１としてのメモリｌＯはデータＤとアドレスＡ
とを一組として示しているが、第３図に示すようにアド
レスＡはアドレスでまとめ、データＤはデータでまとめ
てもよい、受信回路３は転送データから付加アドレスデ
ータを検出するアドレス検出回路３１と、積出されたア
ドレスデータから広域メモリ領域２を分割するための７
ドレス信号を発生するアドレスデコーダ３２と、で構成
されている。尚、転送データに付加されバスＢｌを通る
アドレスデータは上位のアドレスを示すものであり、下
位のアドレスはバスＢ２を介して送られる。

次に動作を説明する。

転送元の送出口路１からは直接メモリアクセス時のアド
レスＡとデータＤがバスＢ１を介して送られ、アドレス
検出回路３１でデータ信号とデータ信号とに分けられ、
アドレス信号（上位のアドレス信号）はバスＢ１２を介
してアドレスデコーダ３２に送られる。

アドレスデコーダ３２は入力されたアドレス信号をデコ
ードしてメモリ２の転送ブロックを指定する信号を発生
する。これにより、広域メモリ２は指定されたメモリブ
ロックに分割され、各メモリブロックに対応するアドレ
スＡが割り当てられることとなる。ただし、この分割す
べきメモリブロック数と各メモリブロックに格納すべき
データは予め決まっているものとする。即ち、図示のよ
うにメモリブロックが４つであれば、転送元のメモリの
アドレスは４種顕在ることになり、転送データはそれぞ
れのアドレスに対応してメモリ２に格納されることとな
る。

また、バスＢ２からのアドレスにより各ブロック内の下
位のアドレスが指定される。

これらのアドレス指定動作により、転送データはハスＢ
ｌｌを介してメモリ２に送られて書き込まれる。

このようにして、アドレスバスに乗るアドレスデータは
転送毎に変化する必要がなく常に同じである。

尚、メモリ２からの読み出し動作を上記の動作と丁度逆
に同様に行うことができる。

〔発明の効果〕

以上のように、本発明の直接メモリアクセス転送装置に
よれば、広域メモリの転送領域の大きなブロックを、予
め転送先で所定アドレスを付加することにより指定でき
るので、毎転送時の先頭アドレスを同一にでき、ＣＰＵ
への依存度を極力軽減できるという効果が得られる。

【図面の簡単な説明】

第１図は本発明に係る直接メモリアクセス転送装置の原
理ブロック図、 第２図は第１図の直接メモリアクセス転送装置の原理ブ
ロック図の実施例を示すブロック図、第３図は転送元の
メモリのデータとアドレスの格納状態の変形例を示す図
、 第４図は従来のデータ転送装置を示すブロック図、であ
る。 第１図において、 １は送出回路、 ２は広域メモリ、 ３は受信回路、 尚、図中、同一符号は同−又は相当部分を示す。 特　許出願人　　富士通株式会社 代理人弁理士　　森　１）　寛（外１名）本発明の直接
メ七すアグ乞又転送表置の原理間第１図 本発明の実施例乞示す図 第２図 本開明のメモリ構成の佃の実施例忘示す間第３図 従来のデ叔転送装貢乞示寸図 第４図

Claims (2)

【特許請求の範囲】
1. （１）直接メモリアクセス転送データに転送先の広域メ
   モリのブロック指定を行うための所定アドレスを付加す
   る送出回路（１）と、 前記転送データから前記アドレスを検出して前記メモリ
   （２）をブロックに分割してアドレス指定する受信回路
   （３）と、 を備えたことを特徴とする直接メモリアクセス転送装置
   。
2. （２）前記送出回路（１）が、転送データに所定アドレ
   スを付加したデータを予め格納したメモリである特許請
   求の範囲第１項記載の直接メモリアクセス転送装置。