JPS63733A - プログラム実行処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数のプログラムが夫々実行されるデータ処理装置にお
いて、複数のプログラムを単一のプログラム・メモリ上
に格納しておき、夫々のプログラムに対応するプログラ
ム制御回路が夫々プログラム・メモリの内容を独自に読
出すようにし、夫々のプログラムを独自に実行できるよ
うにしたことが開示されている。

〔産業上の利用分野〕

本発明は、プログラム実行処理方式、特に例えば通信処
理などの処理に当って、複数のプログラムを単一のプロ
グラム・メモリ上に格納しておき。

夫々のプログラムが時分割的に、上記メモリの内容をア
クセスして独自の処理を独自に実行するようにしたプロ
グラム実行処理方式に関する。

〔従来の技術〕

例えば通信処理などにおいては、上り回線に対する制御
と下り回線に対する制御とを、独自に実行することが行
われる。このような場合には、従来、夫々の制御プログ
ラムが夫々のプログラム・メモリ上に格納され、夫々独
自にメモリをアクセスして実行するようにされていた。

〔発明が解決しようとする問題点〕

上記従来の構成の場合において、装置全体をＩＣ化しよ
うとする場合には、夫々独立に存在するプログラム・メ
モリに対するメモリ周辺回路も独立に存在することとな
り、集積効率が十分でない。

〔問題点を解決するための手段〕

本発明は、上記の点を解決しており、単一のプログラム
・メモリ上に複数のプログラムを格納し。

夫々独自に実行できるようにしている。

第１図は本発明の原理構成図を示す。図中の符号１は共
用プログラム・メモリ、２は実行部、３−１，３−２は
夫々プログラム対応のプログラム制御回路、４は切替ス
イッチを表わしている。

切替スイッチ４は、切替信号によって、所定期間毎に切
替えて、即ち時分割的に入力信号を選択する機能をもっ
ている。またプログラム制御回路３−１．３−２は、夫
々対応するプログラムを実行させるために、独自にアク
セス・アドレスを発生する。共用プログラム・メモリ１
内には、夫々のプログラムが格納されている。実行部２
は、メモリ１から読出された命令を逐次実行するもので
あって、現にいずれのプログラムに対応する命令を実行
しているかについては意識しない。

（作用〕 プログラム制御回路３−１と３−２とは、夫々対応する
プログラムを独自に実行すべく、アクセス・アドレスを
発生する。切替スイッチ４は、切替信号にもとづいて、
所定期間毎に（各メモリサイクル毎に）いずれか−方の
アクセス・アドレスを共用プログラム・メモリ１に供給
するようにする。

共用プログラム・メモリ１からは、いずれの側のプログ
ラムに対応する命令かについては何ら意識されることな
く、実行部２に供給される。そして実行される。勿論、
成る命令実行に対応して例えば割込み要因が発生したよ
うな場合には、切替信号の内容によって、いずれのプロ
グラムに対応するかが切分けられる。

〔実施例〕

第２図は共用プログラム・メモリにおけるメモリ構成を
示している。図中の符号５−１は＃１プログラム対応命
令群、５−２は＃２プログラム対応命令群、５−３は共
通ルーチン対応命令群を表わしている。

＃１プログラム制御回路３−１は２例えば、第２図図示
左側に示す矢印（Ａ）にしたがった如き形で、メモリ１
をアクセスしてゆく。また＃２プログラム制御回路３−
２は、また第２図図示左側に示す矢印（Ｂ）にしたがっ
た如き形で、メモリ１をアクセスしてゆく。

〔発明の効果〕

以上説明した如く１本発明によれば、複数のプログラム
を単一のプログラム・メモリに格納しておいて、各メモ
リ・サイクル毎に、夫々のプログラムを逐次実行してゆ
くことが可能となる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図はメモリ構成例を
示す。 図中、１は共用プログラム・メモリ、２は実行部、３は
プログラム制御回路、４は切替スイッチを表わす。

Claims (1)

1. 【特許請求の範囲】 プログラム・メモリの内容をアクセスするプログラム制
   御回路をそなえ、該プログラム制御回路からのアクセス
   ・アドレスにもとづいて上記プログラム・メモリをアク
   セスし、当該プログラム・メモリから読出された命令に
   もとづいて処理が実行される実行部を有するデータ処理
   装置において、単一の上記プログラム・メモリ上に複数
   のプログラムに対応する命令群を夫々格納するよう構成
   すると共に、 上記夫々のプログラムに対応してもうけられる複数のプ
   ログラム制御回路と、 夫々のプログラム制御回路からのアクセス・アドレスを
   時分割的に上記プログラム・メモリに供給する切替スイ
   ッチ部とをそなえ、 上記プログラム・メモリは、供給されたアドレスに対応
   した命令を順次読出して、上記実行部に供給し、当該実
   行部は供給された命令を夫々順次実行するようにした ことを特徴とするプログラム実行処理方式。