JPS6022250A - コンピユ−タ装置 - Google Patents

コンピユ−タ装置

Info

Publication number
JPS6022250A
JPS6022250A JP12942483A JP12942483A JPS6022250A JP S6022250 A JPS6022250 A JP S6022250A JP 12942483 A JP12942483 A JP 12942483A JP 12942483 A JP12942483 A JP 12942483A JP S6022250 A JPS6022250 A JP S6022250A
Authority
JP
Japan
Prior art keywords
memory
interruption
circuit
signal
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12942483A
Other languages
English (en)
Inventor
Atsushi Yoshida
淳 吉田
Kazushi Mizukami
水上　一志
Satoshi Shibuya
敏 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP12942483A priority Critical patent/JPS6022250A/ja
Publication of JPS6022250A publication Critical patent/JPS6022250A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、複数の割込み要因を冶する場合でもＣＰＵが
割込み要因の解析処理を行う必要のないコンピュータ装
置に関する。
〔発明の背景〕
ＣＰＨの割込み端子数よシも多くの割込み要因を有する
コンピュータ装置では、割込みが発生した場合、割込み
の要因をソフトウェアにょシ解析するか、あるいは割込
み要因によ如プログラムで自動的に割込み処理プログラ
ムを記憶したアドレスに処理を移す機能をＣＰＵに付加
するなどしていたが、いずれの場合も割込み発生からＣ
ＰＵが割込み処理に移行するまでに時間がかかるさいう
問題があった。
〔発明の目的〕
本発明の目的は、コンピュータのハードウェア割込みＩ
こ対する応答速度を向上し、また割込み要因の処理プロ
グラムをＣＰＵの主記憶アドレスに対して並列ｌこバン
ク化することにより割込み処理プログラムの主記憶容量
に占める割合いを減少させ、メモリ使用効率のよいシス
テムを提供することにある。
〔発明の概要〕
上記目的を達成するために本発明においては、割込み信
号に対応してバンクメモリをＣＰＵ主記憶部に切換える
機能を設け、ＣＰＵが割込み応答サイクル中に入力する
割込み処理用ペクタアドレスに魯き込まれているデータ
を上記バンクメモリ部に固定させ、割込みに対するＣＰ
Ｕ応答速度の向上およびメモリ使用効率を極方向上可能
としたものである。
〔発明の実施例〕
図は本発明の一実施例を示すブロック図で、１は　ＣＰ
Ｕ　、　２は割込み制御回路、３はＣＰＵの主記憶メモ
リ、４は３と同一アドレスのバンクメモリ、５はバンク
メモリ選択回路、６はハードウェア割込み信号線、７は
ＣＰＵ割込み入力線、８は５の制御信号線、９はＣＰＵ
アドレス信号線、１０はＣＰＵデータ信号細、１１はメ
モリ選択信号線である。ハードウェア割込み信号６のい
ずれかがイネーブル状態になると割込み制御回路２はＣ
ＰＵ１に対して割込みを発生させると同時にバンクメモ
リ選択回路をイネーブルにする。割込み信号６はバンク
メモリ選択回路５にも伝えられ、バンクメモリ選択回路
は割込み信号に応じてバンクメモリ４のいずれかを選択
するようメモリ選択信号１１のいずれかをイネーブルに
し他は禁止する。
〔発明の効果〕
以上説明したように、本発明によれば簡単な回路を付加
することによシ、ノ・−ドウエア割込みに対するシステ
ム効率を向上させることができる。
【図面の簡単な説明】
図は本発明の一実施例のブロック図である。 １　・・・ＣＰＵ。 ２・・・ハードウェア割込み制御回路、３・・・ＣＰＵ
主記憶部メモリ、 ４・・・バンクメモリ、５・・・メモリ選択回路、６・
・・ハードウェア割込み信号、 ７・・・ＣＰＵ割込み信号、 ８・・・メモリ選択回路制御信号、 ９・・・ＣＰＵアドレス信号、 １０・・・ＣＰＵデータ信号、 １１・・・メモリ選択信号。

Claims (1)

    【特許請求の範囲】
  1. １、複数のハードウェア割込み要因を有するコンピュー
    タ装置にお込で、それぞれの割込み要因に対する処理プ
    ログラムを記憶シタメモｊｌｃＰＵの同一アドレス空間
    に並列にバンク化してアドレス割付けしておき、割込み
    要因に応じたメモリを割込み信号にょＤＣＰＵの主記憶
    部にバンク切換え可能であるときを特徴とするコンピュ
    ータ装置。
JP12942483A 1983-07-18 1983-07-18 コンピユ−タ装置 Pending JPS6022250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12942483A JPS6022250A (ja) 1983-07-18 1983-07-18 コンピユ−タ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12942483A JPS6022250A (ja) 1983-07-18 1983-07-18 コンピユ−タ装置

Publications (1)

Publication Number Publication Date
JPS6022250A true JPS6022250A (ja) 1985-02-04

Family

ID=15009154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12942483A Pending JPS6022250A (ja) 1983-07-18 1983-07-18 コンピユ−タ装置

Country Status (1)

Country Link
JP (1) JPS6022250A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01131938A (ja) * 1987-11-17 1989-05-24 Pfu Ltd メモリ拡張制御方式
JPH02126347A (ja) * 1988-11-04 1990-05-15 Toyo Commun Equip Co Ltd メモリアクセス方式
JPH02257232A (ja) * 1989-03-29 1990-10-18 Matsushita Graphic Commun Syst Inc 割り込み処理プログラム管理方法
JPH0335326A (ja) * 1989-06-30 1991-02-15 Mitsubishi Electric Corp マイクロプロセッサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01131938A (ja) * 1987-11-17 1989-05-24 Pfu Ltd メモリ拡張制御方式
JPH02126347A (ja) * 1988-11-04 1990-05-15 Toyo Commun Equip Co Ltd メモリアクセス方式
JPH02257232A (ja) * 1989-03-29 1990-10-18 Matsushita Graphic Commun Syst Inc 割り込み処理プログラム管理方法
JPH0335326A (ja) * 1989-06-30 1991-02-15 Mitsubishi Electric Corp マイクロプロセッサ

Similar Documents

Publication Publication Date Title
US4860190A (en) Computer system for controlling virtual machines
US4325116A (en) Parallel storage access by multiprocessors
US4386402A (en) Computer with dual vat buffers for accessing a common memory shared by a cache and a processor interrupt stack
US3710349A (en) Data transferring circuit arrangement for transferring data between memories of a computer system
EP0518479B1 (en) Processing system and method including memory selection
JPS6022250A (ja) コンピユ−タ装置
US4493030A (en) Plural data processor groups controlling a telecommunications exchange
JPS5821304B2 (ja) デ−タシヨリソウチ
KR970006412B1 (ko) 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치
JPH0246970B2 (ja) Memorikakuchohoshiki
JPS6336346A (ja) バンク切替回路
US4486825A (en) Circuit arrangement for extended addressing of a microprocessor system
KR930004901B1 (ko) 디램을 사용한 컴퓨터 시스템의 메모리 제어장치
GB2099619A (en) Data processing arrangements
JP2517977B2 (ja) 仮想計算機における入出力割込み制御方式
JPS63733A (ja) プログラム実行処理方式
JPS6014435B2 (ja) 記憶装置
JPS5815814B2 (ja) マルチプロセサ方式のデ−タ処理装置
JPH0520253A (ja) データ処理装置
JPS59114657A (ja) マイクロコンピユ−タのメモリ用インタ−フエイス回路
JPS60245060A (ja) マイクロコンピユ−タ装置
JPS6226549A (ja) メモリ回路
JPS61112228A (ja) メモリ制御方式
JPS5821306B2 (ja) アドレス変換機能を持つたデ−タ処理装置
JPS6326744A (ja) マイクロプロセツサにおけるメモリバンク切り換え回路