JPH02126347A - メモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロプロセッサシステム等に用いられるメ
モリアクセス方式に関する。

（従来の技術） 周知のようにマイクロプロセッサ等のストアードプログ
ラム式のプロセッサにおいては、主プログラムあるいは
割込みプログラムを実行するときアドレスバス上にアド
レスデータを出力してメモリの読出し・書込み番地を指
定する。

そして、この番地に対して書込み動作を行なうときには
データバスを介して前記番地に書込みデータを与え、ま
た前記番地に対して読み出し動作を行なうときには前記
データバスを介して前記番地からデータを読み出してい
る。

つまり、通常のプロセッサにおいては主プログラムを実
行したときと、割込みプログラムを実行したときとを区
別することなくメモリに対して書き込み動作、読み出し
動作を行なっている。

ところで通常のマイクロプロセッサにおいては、アドレ
スデータのビット数が所定の値（例えば、インテル社の
“８０８０”で１６本、”　８０８６　”で２０本）に
限定されているので、これら主プロダラムまたは割込み
プログラムのいずれか一方若しくは両方の大きさが大き
い場合、これら主プログラムの容量と割込みプログラム
の容量とを加算したイ１１がアドレスデータのピント数
で決まるアドレス空間容量を越えてしまうことがあった
。

このようなとき、通常、システム設計が困難になり、場
合によっては別のプロセッサを設けてアドレス空間を拡
張しなければならないので、回路が複雑高価かつ制御が
煩雑になるという問題があった。

（発明の目的） 本発明は上記の事情に鑑みてなされたものであって、ア
ドレスデータのビット数で決まるアドレス空間の２倍の
アドレス空間を確保することができ、これによって主プ
ログラムと、割込みプログラムの容量を倍増させること
ができるメモリアクセス方式を提供することを目的とし
ている。

（発明の概要） と記の問題点を解決するために本発明によるメモリアク
セス方式においては、外部割込み信号が供給されていな
いときには主プログラム記憶メモリ群を指定し、かつこ
の状態でマイクロプロセッサのアドレスデータに基づい
て前記主プログラム記憶メモリ群中の番地を指定して書
き込み、読み出し動作を行なわせ、外部割込み信号が供
給されときにはこれを検知して前記マイクロプロセッサ
からリターン信号が出力されるまで割込みプログラム記
憶メモリ群を指定し、かつこの状態でマイクロプロセッ
サのアドレスデータに基づいて前記割込みプログラム記
憶メモリ群中の番地を指定して書き込み又は読み出し動
作を行なわせることを特徴としている。

（実施例） 第１図は本発明によるメモリアクセス方式の一実施例を
適用したコンピュータシステムの一例を示すブロック図
である。

この図に示すコンピュータシステムは、プログラムされ
た処理を実行するマイクロプロセッサ１と、このマイク
ロプロセッサ１の主プログラムが格納されている主プロ
グラム記憶メモリ＃２と、前記マイクロプロセッサ１の
割込みプログラムが格納されている割込みプログラム記
憶メモリ＃３と、前記マイクロプロセッサ１が割込み処
理を行なうとき及び割込み処理を終了するときこれを検
知するデコーダ４と、このデコーダ４の検知結果に基づ
いて主プログラム指定信号１割込みプログラム指定信号
のいずれか一方を発生するタイミング生成回路５とを備
えている。

更に、このコンピュータシステムは、前記マイクロプロ
セッサ１のアドレスデータをデコー・ドするアドレスデ
コーダ６と、前記タイミング生成回路５から主プログラ
ム指定信号が出力されているときには前記アドレスデコ
ーダ６から出力されるアドレスデータを取り込んで前記
主プログラム記憶メモリ群２に供給しこの主プログラム
記憶メモリチップのメモリチップ１０のいずれかを指定
し、また前記タイミング生成回路５から割込みプログラ
ム指定信号が出力されているときには前記アドレスデコ
ーダ６から出力されるアドレスデータを取り込んで前記
割込みプログラム記憶メモリ９３に供給しこの割込みプ
ログラム記憶メモ９群３内のメモリチップ１１のいずれ
かを指定するメモリ群指定回路７とを備えている。

次に、第２図（ａ）〜（Ｃ）に示すタイミング図を参照
しながらこの実施例の動作を説明する。

まず、このコンピュータシステムに対して外部割込み信
号が供給されていないときには、デコーダ４は主プログ
ラム指定信号を発生している。

したがってこの場合には、マイクロプロセッサ１がメモ
リサイクルになる毎にタイミング生成回路５から主プロ
グラム指定信号が出力されるので、マイクロプロセッサ
１から出力されるアドレスデータの一部（例えば、上位
数ビット）はアドレスデコーダ６によってデコードされ
た後、メモリ群指定回路７の各アンドゲート８に供給さ
れ、ここでチップセレクト信号に変換されて主プログラ
ム記憶メモリ群２に供給される。

これによって、メモリチップ１０の１つ（または複数個
）が指定されるとともに、前記アドレスデータの残りビ
ットに基づいて今選択されているメモリチップ１０内の
番地が指定される。

そして、マイクロプロセッサ１はデータバスを介して１
１り記番地に対して書込み動作、読出し動作を行なう。

また、第２図（、）に示す如くこのコンピュータシステ
ムに対して外部割込み信号が供給されれば、デコーダ４
がこの外部割込み信号を検知して第２図（ｃ）に示す如
く割込みプログラム指定信号を発生する、 これによって、マイクロプロセッサ１がメモリサイクル
になる毎にタイミング生成回路５から割込みプログラム
指定信号が出力されるので、マイクロプロセッサ１から
出力されるアドレスデータの一部はアドレスデコーダ６
によってデコードされた後、メモリ群指定回路７の各ア
ンドゲート９に供給され、ここでチップセレクト信号に
変換されて割込みプログラム記憶メモリ群３に供給され
る。

これによって、メモリチップ１１の１つ（または複数個
）が指定されるとともに、前記アドレスデータの残りビ
ットに基づいて今選択されているメモリチップ１１内の
番地が指定される。

そして、マイクロプロセッサ］−はデータバスを介して
前記番地に対して書込み動作、又は読出し動作を行なう
。

この後、マイクロプロセッサ１が割込み処理を終了して
第２図（ｂ）に示す如く割込み処理が終了したことを示
すリターン信号を出力すれば、デコーダ４がこれを検知
して割込みプログラム指定信号の発生を停止して、主プ
ログラム指定信号の発生を開始するに れによって、主プログラム記憶メモリ＃２の使用が再開
される。

このようにこの実施例においては、外部割込み信号が供
給さ九た時にはこの外部割込み信号をデコードして主プ
ログラム記憶メモリ群２の使用を中止するとともに１割
込みプログラム記憶メモリ１￥４３の使用を開始させ、
この後胴込み処理が終了してマイクロプロセッサ１から
リターン信号が出力されたときこのリターン信号をデコ
ードして割込みプログラム記憶メモリ群３の使用を中止
するとともに、主プログラム記憶メモリ群２の使用を再
開させるようにしたので、マイクロプロセッサ１、のア
ドレス空間容量を２倍にすることができ。

これによって主プログラム及び割込みプログラムの容量
を倍増させることができる。

（発明の効果） 以上説明したように本発明によれば、アドレスデータの
ビット数で決まるアドレス空間の２倍のアドレス空間を
確保することができ、これによって主プログラムの容量
と割込みプログラムの容量とを倍増させることができる
。

【図面の簡単な説明】

第１図は本発明によるメモリアクセス方式の一実施例を
適用したコンピュータシステムの一例を示すブロック図
、第２図（ａ）〜（Ｃ）は各々同実施例の動作を説明す
るためのタイミングチャートである。 １・−・マイクロプロセッサ、２・・・主プログラム記
憶メモリ群、３・−・割込みプログラム記憶メモリ群、
４・・・デコーダ、５・・・タイミング生成回路、モリ
詳指定回路。 特許出願人　　東洋通信機株式会社

Claims (1)

【特許請求の範囲】
1. （１）外部割込み信号が供給されていないときには主プ
   ログラム記憶メモリ群を指定し、かつこの状態でマイク
   ロプロセッサのアドレスデータに基づいて前記主プログ
   ラム記憶メモリ群中の番地を指定して書き込み、読み出
   し動作を行なわせ、外部割込み信号が供給されときには
   これを検知して前記マイクロプロセッサからリターン信
   号が出力されるまで割込みプログラム記憶メモリ群を指
   定し、かつこの状態でマイクロプロセッサのアドレスデ
   ータに基づいて前記割込みプログラム記憶メモリ群中の
   番地を指定して書き込み又は読み出し動作を行なわせる
   ことを特徴とするメモリアクセス方式。