JPS62198935A - 計算機システム - Google Patents

計算機システム

Info

Publication number
JPS62198935A
JPS62198935A JP4251986A JP4251986A JPS62198935A JP S62198935 A JPS62198935 A JP S62198935A JP 4251986 A JP4251986 A JP 4251986A JP 4251986 A JP4251986 A JP 4251986A JP S62198935 A JPS62198935 A JP S62198935A
Authority
JP
Japan
Prior art keywords
interrupt
memory
cpu
work memory
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4251986A
Other languages
English (en)
Inventor
Akihisa Kawaguchi
明久 川口
Hiroshi Kondo
洋 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4251986A priority Critical patent/JPS62198935A/ja
Publication of JPS62198935A publication Critical patent/JPS62198935A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 割込発生時以外に使用するワーク用メモ１人と割込時に
使用するワーク用メモリＢを個別に設け。
外部からの割込み要求の有無に応じて使用するメモリの
切替をメモリ切替回路で行うことにより、ＣＰＵによる
メそり切替を不要とし、ＣＰＵの負荷を軽くする様にし
たシステムである。
〔産業上の利用分野〕
本発明は伝送端末等を制御するＣＰＵを有するシステム
に関し、定常処理の実行中に於ける、ＣＰＵＫ接続され
る端末からの割込み処理要求が発生した場合忙行なわれ
るメモリ切替えについてＣＰＵの負担を軽くできる様に
した計算機システムに関するものである〇 〔従来の技術〕 従来の計算機システムでは、第３図に示す如く一つのメ
モリ２内に割込発生時に使用する割込発生領域２ａと割
込発生時以外の時に使用する非割込発生領域２ｂとを設
け、ＣＰＵＩに入力された割込要求発生をソフト的に検
出し、割込発生の場合バス９を介しメモリ、２のアドレ
スを割込領域２ａを指定し、この割込領域２ａを使用す
ることで割込み要求に対応していた。　　　−〔従来技
術の問題点〕 この様な構成にするとＣＰＵに於いてメモリ領域の切替
のためのプログラムを別に必要とし、又ＣＰＵで切替制
御を行なうことがらＣＰＵの負荷が重くなる問題があっ
た。
〔問題点を解決するための手段〕
本発明は上記問題点を解決するために、第１図に示す様
にシステムを構成した。
すなわち、ＣＰＵＩはバス９１Ｃよりメモリ切替回路３
に接続されている〇 このメモリ切替回路３は、さら忙割込発生時に使用する
ワークメモリＢ７とそれ以外の時に使用するワークメモ
リＡ６ｔＣパス９ａ、９ｂを介して接続されている。
〔作用〕
メモリ切替回路３に割込み要求が入力した際忙ワークメ
モリＡ６をアクセスしない様にメ七り切替回路３により
ＣＰＵＩよりバス９を介して入力されたデータをバス９
ｂを介してワークメモリ７に入力する様にする。
これによりＣＰＵＩは割込み時の処理を行５様圧する。
この様忙、割込み要求の発生の有無に応じてメそり切替
回路３にてワーク用メモリの選択切替を行うこと釦より
ＣＰＵの負担を軽くすることができ又、切替えのための
プログラムを不要とすることができる。
〔実施例〕
本発明の一実施例を第２図を用いて説明する０第２図に
於いてＣＰＵＩＫバス９を介しメモリ切替回路３が接続
されている。このメモリ切替回路３は割込判定回路３ａ
及びメそり切替部３ｂＫより構成され、割込判定回路３
ａで割込信号（割込要求（ＩＲＱ）％総体割込要求（Ｎ
ＭＩ）　、及び割込禁止要求（マスク））を検出した時
は、ＣＰＵＩ及びメモリ切替部３ｂに通知する。ＣＰＵ
１はデータをバス９を介しメモリ切替部３ｂに入力する
が、メモリ切替部３ｂは、このデータを割込判定回路３
ａの通知和従うてワークメモリＩ−らＩＲＱ用ワークメ
モリ８ａ又はＮＭＩ用ワークメモリ８ｂに入力する。
すなわち、割込切替部３ｂは割込判定回路３ａからＩＲ
Ｑが入力されたらメモリをＩＲＱ用ワークメモリ　８　
ａ　Ｋ切替て割込処理を行う。ＩＲＱ状態の時ｉスフ要
求が割込判定回路３ａから割込切替ｇ３ｂに入力された
時ＩＲＱ用ワークメモリ８ａからワーク用メモリ６に切
替て、通常処理を行う。
一方、ＮＭＩが入力されたらメモリをＮＭＩ用ワークメ
モリ８ｂに切替て割込処理を行う。この時はマスク要求
が割込切替部３ｂに入力されてもＮＭＩ処理を続ける〇 〔発明の効果〕 この様に、本発明は割込切替回路３により全ての割込要
求を検出し、この結果に基き割込時に使用するワークメ
モリと割込時以外に使用するワークメモリとく切替を行
うことでＣＰＵに於ける切替えのためのプログラムを省
略することができ、又ＣＰＵの負荷を軽くすることがで
きる。
【図面の簡単な説明】
ｍ１図は、本発明の原理ブロック図 第２図は１本発明の実施例を示す図 第３図は従来の技術を説明するための図である０図中、
ｌはＣＰＵ、３はメモリ切替回路、９はバス、６は非割
込発生時に使用するワーク用メモリ、７は割込発生時に
使用するワーク用メモリである。 ゛りと／ 宇ＩＩノ込みｔ点 肩口甲プロ・７７図 第１　ロ ３　ヌモリ算１げ回路 本ｆＢｌｌｎｆ２ｅ例！＃、７酌 ’＄ｚ　　目

Claims (1)

    【特許請求の範囲】
  1. ＣＰＵ（１）と、該ＣＰＵ（１）に対しバス（４）を介
    して接続され割込発生時に使用するワーク用メモリＢ（
    ７）及び非割込発生時に使用するワーク用メモリＡ（６
    ）と、割込発生の有無に応じて該ワーク用メモリＡ（６
    ）又は該ワーク用メモリＢ（７）を選択的に該バス（９
    ）を介して接続するメモリ切替回路（３）を有すること
    を特徴とする計算機システム。
JP4251986A 1986-02-27 1986-02-27 計算機システム Pending JPS62198935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4251986A JPS62198935A (ja) 1986-02-27 1986-02-27 計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4251986A JPS62198935A (ja) 1986-02-27 1986-02-27 計算機システム

Publications (1)

Publication Number Publication Date
JPS62198935A true JPS62198935A (ja) 1987-09-02

Family

ID=12638326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4251986A Pending JPS62198935A (ja) 1986-02-27 1986-02-27 計算機システム

Country Status (1)

Country Link
JP (1) JPS62198935A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126347A (ja) * 1988-11-04 1990-05-15 Toyo Commun Equip Co Ltd メモリアクセス方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126347A (ja) * 1988-11-04 1990-05-15 Toyo Commun Equip Co Ltd メモリアクセス方式

Similar Documents

Publication Publication Date Title
JP3600095B2 (ja) 割り込み管理装置及び割り込み管理方法
JP3676882B2 (ja) マイクロプロセッサ及びその周辺装置
JPS62198935A (ja) 計算機システム
JP3052595B2 (ja) 計算機冗長制御方式
JP2706390B2 (ja) 複数スカラユニットによるベクトルユニット使用権切換え制御方式
JP3206910B2 (ja) Ｄｍａ転送方法
JP3745545B2 (ja) 制御システム
JPH0354374B2 (ja)
JPH0644209B2 (ja) バス変換装置
JPS5849903B2 (ja) 計算機並列接続システム
JP2505044B2 (ja) 割込制御方式
JPH0367357A (ja) マルチｃｐｕシステム
JPS6280752A (ja) Ｃｐｕの割込制御装置
JPS63271537A (ja) 割り込み制御装置
JPS62168258A (ja) Ｃｐｕ切換回路
JPH01276241A (ja) 多重割り込み装置
JPH02176832A (ja) マイクロコンピュータ
JPH0546530A (ja) コンピユーター制御回路
JPS621042A (ja) 電子計算機
JPS60231251A (ja) マルチｃｐｕシステム
JPH01243158A (ja) 情報処理装置
JPS60189037A (ja) プログラマブルコントロ−ラの特殊ユニツト
JPH01180350A (ja) 印刷方式
JPH0418655A (ja) データ処理装置
JPH02138630A (ja) マイクロプロセッサ制御装置