JPH0154729B2 - - Google Patents

Description

【発明の詳細な説明】 〈技術分野〉 本発明は、マイクロコンピユータの中央処理装
置（以下CPUと呼ぶ）のデータアドレス空間を
拡張するための装置（以下EAPと呼ぶ）に関す
るものである。

〈従来技術〉 第１図は、従来のマイクロコンピユータシステ
ムにおけるCPU１とメモリ２の結線関係を概念
的に示したものである。ある種のCPUたとえば
Z80では、メモリは物理的にコード、データ、ス
タツクの３つのメモリに分離されているわけでは
ないが、論理的には一般にこのように分離できる
と考えてよい。データ信号線３上には、コードメ
モリ２ａからの命令コードや、データメモリ２ｂ
やスタツクメモリ２ｃとCPU１間で送受される
データが乗せられる。アドレス信号線４上には、
メモリ２をアドレス指定するためのアドレスが乗
せられる。ある種のCPU例えばZ8001では、アド
レス信号線４とデータ信号線３を共用し、時分割
的に使用しているものもあるが、これも概念的に
は第１図によつて表わすものとする。制御信号線
５上にはメモリ２をアクセスするための信号、例
えばZ80では、、が乗せられる。

この方式では、アドレス信号線４のビツト数と
命令のアドレシングモードによつて、アドレス指
定可能なメモリ２の範囲、いわゆるメモリアドレ
ス空間の大きさが固定化してしまい、マイクロコ
ンピユータの応用分野によつては使いにくいとい
う欠点が出てくる。例えばZ8001 CPUでは、ア
ドレス指定の方法にセグメントアドレスという考
え方を採用したため、セグメント境界において、
メモリアドレスの連続性が保たれず多量の連続ア
ドレスを必要とするような応用には不向きであ
る。

Z8001 CPU１では、メモリアドレスの指定に
第２図に示すように、セグメントアドレスSN０
〜SN６とオフセツトアドレスＡ０〜Ａ１５の合
計23本のアドレス信号線４を用いている。しか
し、オフセツトアドレスとセグメントアドレスの
間には、オフセツトアドレスがその最大値65535
番地を越えると、セグメントアドレスが桁上げさ
れるという算術的関係を設けていない。従つて、
セグメント境界を越えてメモリをアクセスする場
合には、常にプログラムでセグメントアドレスを
変える操作をしなければならない。これは処理速
度の低下を招く原因となる。

１データ単位が65536バイトを越え、複数のセ
グメントにわたつてのデータを扱う例として、例
えばマトリツクス演算におけるマトリツクス情報
や、ワードプロセシングにおけるテキスト情報、
データ集録装置における計測データなどがある。
これらのデータの処理においては一般に次の事項
が要求される。

可変長データの取扱い データのランダムアクセス 第２図のセグメントアドレス方式では、や
に際して通常プログラムによるセグメントアドレ
スの書き換え操作を必要とする。

上述のように１データ単位が65536バイトを越
す応用は多いが、プログラムつまりコードメモリ
２ａが65536バイトを越す応用は一般に少ない。
また65536バイトを越える応用があつたとしても、
プログラムの記述は論理的なものであり、複数の
セグメントに渡つてプログラム（コード）が配置
されるのは事前に知ることができるので、セグメ
ント通過時のみセグメントアドレス書き換えの命
令を置けばよく、プログラム全体に占めるこの部
分のメモリ占有の比率もプログラム実行時間の比
率も問題にならない。従つて、プログラムに関す
る限り、複数セグメント使用による実行処理速度
の低下は問題にならない。

〈発明の目的〉 本発明は、マイクロプロセツサのこのようなデ
ータアドレス指定上の欠点を補うために考案され
たものである。

〈実施例〉 第３図は、本発明によるデータアドレス空間拡
張装置（EAP）６をマイクロコンピユータシス
テムに組み込んだ場合の、CPU１、メモリ２と
の結線図を概念的に示したものである。アドレス
信号線４、データ信号線３、制御信号線５のもつ
意味は第１図の説明と同じである。第３図におい
て、データメモリ２ｂは、CPU１の命令セツト
中のデータメモリ参照命令によつてアクセスさ
れ、拡張アドレスデータメモリ２ｄは、CPU１
にとつては未定義命令である拡張命令によつてア
クセスされる。拡張アドレスデータメモリ２ｄが
兼用できる場合、データメモリ２ｂは省略しても
よい。

CPU１が定義命令を実行している期間、EAP
６のIIとIO、及びAIとAOはそれぞれ論理的に結
線され、第３図は第１図と同じ動作をする。

CPU１が未定義命令をフエツチすると、この
未定義コードはIIからEAP６に取り込まれるが、
CPU１には未定義コードの代わりに、あらかじ
め未定義コードに対応してEAP６内部に用意さ
れている定義命令列がIOを経由して供給される。
CPU１はこのIOから与えられる定義命令列を実
行することにより、拡張アドレスデータメモリ２
ｄをアクセスするために必要な制御信号を出力す
る。

EAP６は取り込んだ上述の未定義コードを拡
張命令と解釈し、拡張命令のソースsrc、または
デステイネーシヨンdstとなる拡張アドレスデー
タメモリ２ｄのアドレスを出力する。またEAP
６はこの間、メモリ２に拡張アドレス出力通知信
号EXAENBを出力する。

拡張命令には次の機能をもつ命令が含まれる。

LD Ｒ、src…Load into Register LD dst、Ｒ…Load into Memory （store） 第１の命令は、EAP６のもつアドレシングモ
ードによつて決められる拡張アドレスデータメモ
リ２ｄ内のメモリアドレスの内容をCPU１の内
部レジスタへロードする命令であり、第２の命令
は、CPU１の内部レジスタの内容をEAP６のも
つアドレシングモードによつて決められる拡張ア
ドレスデータメモリ２ｄ内のメモリアドレスヘス
トアする命令である。

拡張命令は、拡張アドレスデータメモリ２ｄの
アクセス制御信号として、上述のようにCPU１
の定義命令列実行に伴なつて発生する制御信号を
用いているので、EAP６側にハードウエアを用
意すれば、拡張命令にも定義命令のアドレシング
モードはすべてもたせることができる。

既述のような大容量のデータメモリを扱う応用
では、次のアドレシングモードは特に有効であ
る。

イデツクスアドレシング ベースアドレシング 間接アドレシング 第４図はEAP６内のブロツク図である。１例
としてCPU１をZ8001とした場合の本装置につい
て説明する。

レジスタ演算ユニツトRALU１５は、インデ
ツクスレジスタ、ベースレジスタ、間接レジスタ
となることできるレジスタをもつ。これらのレジ
スタは、双方向バスとなつている命令出力IOと
制御入力CIを動作させることにより、CPUの入
力命令IN、出力命令OUTによつて参照される。

レジスタアクセス制御回路RAC２０は上記レ
ジスタ演算ユニツトRALU１５中のレジスタや
後述するプログラムカウンタPC１６の値をCPU
１から参照可能とする。

CPU１が定義命令を実行している期間、命令
マルチプレクサIM１１は、論理的に命令入力II
と命令出力IOを結線し、アドレスマルチプレク
サAM１７は、論理的にアドレス入力AIとアド
レス出力AOを結線し、タイミング発生回路TG
１４は、拡張命令実行通知信号EXIENBを非ア
クテイブにする。

CPU１が未定義命令すなわち拡張命令をフエ
ツチすると、このEAP６はこの命令コードに代
えて命令ROM１８中の定義命令列を出力する。
定義命令列は、CPU１の定義命令の組み合せか
ら構成され、CPU１による定義命令列の実行は、
未定義命令の前後でCPU１の内部状態に影響を
及ぼさないようになつている。

EAP６は、取り込んだ拡張命令コードを命令
レジスタIR１２にラツチし、命令レコーダID１
３で解読する。解読の結果、次の事項が決定し、
必要なタイミング信号がタイミング発生回路TG
１４において作成される。

(i) 機能 (ii) アドレシングモード (iii) ソースレジスタ、デステイネーシヨンレジス
タ (i)はロード命令とストア命令の区別であり、(ii)
はインデツクス、ベース、間接の指定である。(iii)
はソース又はデステイネーシヨンとなるCPUレ
ジスタＲ０〜Ｒ１５の指定である。

第５図は拡張命令のフオーマツトの例である。
命令語長は、レジスタ間接アドレシングは１語、
インデツクスとベースアドレシングモードは３語
になつている。

定義命令列は各拡張命令に対して用意されたプ
ログラムブロツクより構成されている。各拡張命
令のデコードに従つて、命令アクセス制御回路
IAC１９が動作し、対応するプログラムブロツク
がシーケンシヤルにアクセスされ、命令マルチプ
レクサTM１１を経由して命令出力IOへ出力す
る。定義命令列は次のために用意されている。

１ 拡張命令の第２語、第３語のアクセスタイミ
ングCPU１に発生させる ２ 拡張命令の各アドレシングモードを擬似的に
CPU１に発生させる ３ 拡張命令実行毎にCPU１内のソースレジス
タからデータを出力させる ４ 拡張命令実行毎にCPU１内のソースレジス
タにデータを取り込む 拡張アドレスの計算はアドレシングモードによ
つて異なる。レジスタ間接アドレシングの場合、
レジスタ演算ユニツトRALU１５内の特定レジ
スタを間接レジスタとし、その内容をプログラム
カウンタPC１６にロードする。インデツクスア
ドレシングモードの場合、レジスタ演算ユニツト
RALU１５内の特定レジスタをインデツクスレ
ジスタとする。インデツクスレジスタの内容と
EAP６に取り込まれた命令の第２語を基準アド
レス（上位）、第３語基準アドレス（下位）とす
る値をレジスタ演算ユニツトRALU１５で加算
し、結果をプログラムカウンタPC１６にロード
する。ベースアドレシングモードの場合、レジス
タ演算ユニツトRALU１５内の特定レジスタを
ベースレジスタとし、この内容とEAPに取り込
まれた命令の第２語を上位、第３語を下位とする
偏移値をレジスタ演算ユニツトRALUで加算し、
結果をプログラムカウンタPC１６にロードする。

いずれのアドレシングモードの場合も、ロード
されたプログラムカウンタPC１６の内容は、拡
張アドレスの出力タイミングの期間、アドレスマ
ルチプレクサAM１７を経由してアドレス出力
AOに出力する。拡張アドレス出力通知信号
EXAENBは拡張アドレスの出力に同期してアク
テイブになる。またプログラムカウンタPC１６
の内容は、拡張アドレス出力後インクリメント又
はデクリメントされる。

第６図は、インデツクスアドレシングモードを
もつ拡張命令のタイミングの一例である。この命
令は、ソースレジスタＲ４の内容を拡張アドレス
へ書き込む機能をもち、コードメモリ（第３図２
ａ）上でアドレスｍ―２番地の定義命令＃１とア
ドレスｍ＋６番地の定義命令＃２にはさまれて置
かれているとする。この３語からなる定義命令の
フエツチは定義命令＃１によつて起動される。起
動された拡張命令のコードはEAP６の命令レジ
スタIR１２に取り込まれ、CPU１にはこのコー
ドに代えて、LD R2、R2の命令コードが与えら
れる。拡張命令の第２語の取り込みは、上述の
LD R2、R2命令によつて起動される。同様の動
作繰返しにより、拡張命令の第２語、第３語のレ
ジスタ演算ユニツトRALU１５への取り込みと
次命令の起動が行なわれる。この場合、命令
ROM１８に置かれる定義命令コード列は次のよ
うになる。

LD R2、R2 LD R2、R2 LD R6、R4 第３の命令は、メモリ読込みとメモリ書込みの
二つのCPUマシン状態をもつ命令である。メモ
リ読み込みサイクルで拡張命令の第３語をレジス
タ演算ユニツトRALU１５に取り込み、メモリ
書き込みサイクルでソースレジスタＲ４の内容を
上記レジスタ演算ユニツトRALU１５でアドレ
ス計算された拡張アドレスへ書込む。

なお上述のアドレス計算が拡張アドレスの出力
タイミングまでに完了しない場合、CPUタイミ
ング調整信号TCをアクテイブにし、CPU１をウ
エイト又はストツプさせる。

〈発明の効果〉 以上のように本発明は、処理速度の低下を招く
ことなく、拡張命令によつて指定されるメモリア
ドレス（拡張アドレス）を算出できるものであ
り、かつ拡張命令は、拡張アドレスメモリのアク
セス制御信号として、CPUの定義命令列実行に
伴つて発生する制御信号を用いるので、簡単な構
成で、拡張命令にも定義命令のすべてのアドレシ
ングモードをもたせることができ、有用なデータ
アドレス空間拡張装置が提供できる。

【図面の簡単な説明】

第１図は従来のマイクロコンピユータシステム
におけるCPUとメモリの結線関係を概念的に示
す図、第２図は従来のセグメントアドレス方式を
説明する図、第３図は本発明装置を組み込んだ場
合の結線関係を概念的に示す図、第４図は本発明
装置の一実施例を示す内部ブロツク図、第５図は
拡張フオーマツトの例を示す図、第６図は拡張命
令のタイミングの一例を示す図である。 １…CPU、２…メモリ、２ｄ…拡張アドレス
データメモリ、６…データアドレス空間拡張装
置、１１…命令マルチプレクサ、１５…レジスタ
演算ユニツト、１６…プログラムカウンタ、１７
…アドレスマルチプレクサ、１８…命令ROM。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも次の各項構成、 (a) 命令入力からの命令コード列を読み込み、こ
   の命令コード列の中から、外部に接続された
   CPUの定義された命令セツトのコード（定義
   命令コードと呼ぶ）以外のコード（未定義命令
   コードと呼ぶ）を検出する能力を有し、命令入
   力が定義命令コードの場合には該定義命令コー
   ドを命令出力に直接出力し、未定義命令コード
   の場合には命令ROMからの命令列を前記未定
   義コードに代えて命令出力に出力する命令マル
   チプレクサと、 (b) 前記未定義コードに代えて、１語または複数
   語からなる拡張命令の命令語を読み込むために
   必要な制御信号と、上記拡張命令のアドレシン
   グモードに伴なうメモリアクセスに必要な制御
   信号を前記CPUのメモリアクセス制御信号か
   ら得るため、及び前記拡張命令のソースレジス
   タ又はデステイネーシヨンレジスタとして
   CPU内部レジスタの一つを指定するため、複
   数の定義命令より構成された定義命令コード列
   を前記命令マルチプレクサに出力する命令
   ROMと、 (c) 前記拡張命令によつて指定されるメモリアド
   レス（拡張アドレスと呼ぶ）を算出する機能を
   有するレジスタ演算ユニツトと、 (d) 前記拡張アドレスをアドレスマルチプレクサ
   に出力後、上記拡張命令コードに従つて該拡張
   アドレス値をインクリメントまたはデクリメン
   トすることによつて更新し、更新された拡張ア
   ドレス値を保持する機能を有するプログラムカ
   ウンタと、 (e) 前記命令マルチプレクサの命令入力が定義命
   令コードの場合には、アドレス入力の値をアド
   レス出力に直接出力し、未定義命令すなわち拡
   張命令の場合には上記プログラムカウンタから
   出力する更新前の拡張アドレス値をアドレス出
   力に出力するアドレスマルチプレクサと、 を備えてなることを特徴とするマイクロプロセツ
   サのデータアドレス空間拡張装置。