JPS626341A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS626341A JPS626341A JP60143937A JP14393785A JPS626341A JP S626341 A JPS626341 A JP S626341A JP 60143937 A JP60143937 A JP 60143937A JP 14393785 A JP14393785 A JP 14393785A JP S626341 A JPS626341 A JP S626341A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microinstruction
- register
- instruction
- tracer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はレジスタトレース機能を有する情報処理装置
に関するものである。
に関するものである。
従来、この種の情報処理装置はその記憶部にマイクロ命
令のアドレスのみを格納し、必要な場合例えばある障害
調査の場合、その記憶部からそのマイクロ命令のアドレ
スを読み出すようにしたものである。
令のアドレスのみを格納し、必要な場合例えばある障害
調査の場合、その記憶部からそのマイクロ命令のアドレ
スを読み出すようにしたものである。
上述し九従来の情報処理装置はある障害を調査する上で
、マイクロ命令のアドレスを格納する記憶部の容量が大
きく、時として必要な部分がオーバレイされて有効な情
報（マイクロ命令アドレス）が得られないうえ、障害調
査のための有効な情報（あるマイクロ命令アドレスの内
部レジスタ情報）が不足し、原因究明に至らないことな
どの理由により、障害調査に多くの時間を要する欠点が
ある。
、マイクロ命令のアドレスを格納する記憶部の容量が大
きく、時として必要な部分がオーバレイされて有効な情
報（マイクロ命令アドレス）が得られないうえ、障害調
査のための有効な情報（あるマイクロ命令アドレスの内
部レジスタ情報）が不足し、原因究明に至らないことな
どの理由により、障害調査に多くの時間を要する欠点が
ある。
この発明に係る情報処理装置は障害調査に必要なマイク
ロ命令アドレスを設定し、このマイクロ命令アドレスと
現在実行中のマイクロ命令アドレスとを比較し、一致し
たときの内部レジスタの値およびマイクロ命令アドレス
が変化したときのマイクロ命令アドレスをそれぞれ記憶
し、その記憶情報を外部装置に読み出すようにしたもの
である。
ロ命令アドレスを設定し、このマイクロ命令アドレスと
現在実行中のマイクロ命令アドレスとを比較し、一致し
たときの内部レジスタの値およびマイクロ命令アドレス
が変化したときのマイクロ命令アドレスをそれぞれ記憶
し、その記憶情報を外部装置に読み出すようにしたもの
である。
この発明においては、障害調査に必要なマイクロ命令ア
ドレスを設定することにより、障害探索に迅速かつ有効
な情報を得ることができる。゛〔実施例〕 図はこの発明に係る情報処理装置の一実施例を示すブロ
ック図である。同図において、１はマイクロ命令アドレ
スを格納するＭ１命令アドレスレジスタ、２はマイクロ
命令を格納する命令格納メモリ、３は実行中のマイクロ
命令を格納する命令格納レジスタ、４は実行中のマイク
ロ命令をデコードする命令デコーダ、５はマイクロ命令
アドレスをトレースする第４トレーサ、６は内部レジス
タ群、７はこの内部レジスタ群６の予め定められた任意
のレジスタ群をトレースする第２トレーサ、８は前記第
１トレーサ５および第２トレーサ１のアドレスを示すア
ドレスカウンタ、９は前記第１トレーサ５または第２ト
レーサ７の読み出しを選択するセレクタ、１０は内部パ
ス、１１はマイクロ命令アドレスを予めマイクロ命令に
より保持する第２命令アドレスレジスメ、１２は前記第
１命令アドレスレジスタ１の内容と前記第２命令アドレ
スレジスタ１１の内容とを比較する比較回路、１３はト
レース指示レジスタ、１４は外部装置、１５はこの外部
装置１４とのデータが送られるデータバス、１６ａ〜１
６ｄは論理積回路、１７は書き込みクロックが送られる
書き込みクロック線、１８はマイクロ命令実行うロック
が送られる命令実行うロック線、１９はトレース停止命
令信号が送られるトレース停止命令信号線、２０はトレ
ース許可信号が送られるトレース許可信号線、２１はト
レース指示信号が送られるトレース指示信号線、２２は
読み出し選択信号が送られる読み出し選択信号線、２３
は前記外部装置１４とのデータをやりとシするデータ信
号線である。
ドレスを設定することにより、障害探索に迅速かつ有効
な情報を得ることができる。゛〔実施例〕 図はこの発明に係る情報処理装置の一実施例を示すブロ
ック図である。同図において、１はマイクロ命令アドレ
スを格納するＭ１命令アドレスレジスタ、２はマイクロ
命令を格納する命令格納メモリ、３は実行中のマイクロ
命令を格納する命令格納レジスタ、４は実行中のマイク
ロ命令をデコードする命令デコーダ、５はマイクロ命令
アドレスをトレースする第４トレーサ、６は内部レジス
タ群、７はこの内部レジスタ群６の予め定められた任意
のレジスタ群をトレースする第２トレーサ、８は前記第
１トレーサ５および第２トレーサ１のアドレスを示すア
ドレスカウンタ、９は前記第１トレーサ５または第２ト
レーサ７の読み出しを選択するセレクタ、１０は内部パ
ス、１１はマイクロ命令アドレスを予めマイクロ命令に
より保持する第２命令アドレスレジスメ、１２は前記第
１命令アドレスレジスタ１の内容と前記第２命令アドレ
スレジスタ１１の内容とを比較する比較回路、１３はト
レース指示レジスタ、１４は外部装置、１５はこの外部
装置１４とのデータが送られるデータバス、１６ａ〜１
６ｄは論理積回路、１７は書き込みクロックが送られる
書き込みクロック線、１８はマイクロ命令実行うロック
が送られる命令実行うロック線、１９はトレース停止命
令信号が送られるトレース停止命令信号線、２０はトレ
ース許可信号が送られるトレース許可信号線、２１はト
レース指示信号が送られるトレース指示信号線、２２は
読み出し選択信号が送られる読み出し選択信号線、２３
は前記外部装置１４とのデータをやりとシするデータ信
号線である。
次に上記構成による情報処理装置の動作について説明す
る。まず、第１命令アドレスレジスタ１にセットされた
マイクロ命令アドレスにより、命令格納メモリ２の対応
し九マイクロ命令が読み出される。この読み出されたマ
イクロ命令は命令格納レジスタ３にマイクロ命令実行う
ロックの前縁で取シ込まれる。そして、この命令格納レ
ジスタ３に取シ込まれたマイクロ命令は命令デコーダ４
によりブコードされ、マイクロ命令が実行される。
る。まず、第１命令アドレスレジスタ１にセットされた
マイクロ命令アドレスにより、命令格納メモリ２の対応
し九マイクロ命令が読み出される。この読み出されたマ
イクロ命令は命令格納レジスタ３にマイクロ命令実行う
ロックの前縁で取シ込まれる。そして、この命令格納レ
ジスタ３に取シ込まれたマイクロ命令は命令デコーダ４
によりブコードされ、マイクロ命令が実行される。
そして、このマイクロ命令の実行内容に従って、第１命
令アドレスレジスタ１の内容が更新される。
令アドレスレジスタ１の内容が更新される。
したがって、この第１命令アドレスレジスタ１に更新さ
れて格納されたマイクロ命令アドレスにより、命令格納
メモリ２の対応したマイクロ命令が更新されて読み出さ
れる。そして、この更新されて読み出されたマイクロ命
令は命令格納レジスタ３にマイクロ命令実行うロックの
前縁で取υ込まれる。そして、この命令格納レジスタ３
に取υ込まれたマイクロ命令は命令デコーダ４によりデ
コードされ、マイクロ命令が実行される。そして、上述
した動作を繰り返すことにより、次々とマイクロ命令を
実行することができる。一方、内部レジスタ群６に保持
されるマイクロ命令アドレスは論理積回路１６ｂにより
命令デコーダ４の出力と書込みクロックとの論理積がと
られ更新される。同様に、第２命令アドレスレジスタ１
１に保持されるマイクロ命令アドレスは論理積回路１６
ｃにより命令デコーダ４の出力と書込みクロックとの論
理積がとられ更新される。また、アドレスカウンタ８に
セットされたアドレスはマイクロ命令実行うロックの前
縁で更新されると、第１命令アドレスレジスタ１の内容
が第１トレーサ５にトレースされる。そして、この第１
命令アドレスレジスタ１の内容をこの第１トレーサ５ヘ
トレースするトレース動・作はマイクロ命令によるトレ
ース停止命令またはトレース許可信号が０”になるまで
続くことになる。
れて格納されたマイクロ命令アドレスにより、命令格納
メモリ２の対応したマイクロ命令が更新されて読み出さ
れる。そして、この更新されて読み出されたマイクロ命
令は命令格納レジスタ３にマイクロ命令実行うロックの
前縁で取υ込まれる。そして、この命令格納レジスタ３
に取υ込まれたマイクロ命令は命令デコーダ４によりデ
コードされ、マイクロ命令が実行される。そして、上述
した動作を繰り返すことにより、次々とマイクロ命令を
実行することができる。一方、内部レジスタ群６に保持
されるマイクロ命令アドレスは論理積回路１６ｂにより
命令デコーダ４の出力と書込みクロックとの論理積がと
られ更新される。同様に、第２命令アドレスレジスタ１
１に保持されるマイクロ命令アドレスは論理積回路１６
ｃにより命令デコーダ４の出力と書込みクロックとの論
理積がとられ更新される。また、アドレスカウンタ８に
セットされたアドレスはマイクロ命令実行うロックの前
縁で更新されると、第１命令アドレスレジスタ１の内容
が第１トレーサ５にトレースされる。そして、この第１
命令アドレスレジスタ１の内容をこの第１トレーサ５ヘ
トレースするトレース動・作はマイクロ命令によるトレ
ース停止命令またはトレース許可信号が０”になるまで
続くことになる。
次に、内部レジスタ群６をトレースする場合、マイクロ
命令を実行して第２命令アドレスレジスタ１１にトレー
スするポイント、すなわち、命令格納メモリ２のアドレ
スを格納する。したがって。
命令を実行して第２命令アドレスレジスタ１１にトレー
スするポイント、すなわち、命令格納メモリ２のアドレ
スを格納する。したがって。
比較回路１２はこのマイクロ命令の実行によって第２命
令アドレスレジスメ１１にセットされたトレースするポ
イントを示すマイクロ命令アドレスと第１命令アドレス
レジスタ１にセットされた現在実行中のマイクロ命令ア
ドレスとを比較し、一致したとき一致信号を論理積回路
１６ｄに出力する。
令アドレスレジスメ１１にセットされたトレースするポ
イントを示すマイクロ命令アドレスと第１命令アドレス
レジスタ１にセットされた現在実行中のマイクロ命令ア
ドレスとを比較し、一致したとき一致信号を論理積回路
１６ｄに出力する。
一方、トレースを開始するため、予め外部装置１４から
データ信号線２３を介してトレース指示レジスタ１３に
トレース指示を書き込み、トレース許可信号を５１”に
セットする。このため、論理積回路１６ｄは入力するト
レース許可信号、比較回路１２の一致信号およびトレー
ス停止命令信号の反転信号との論理積をと夛、トレース
指示信号をトレース指示信号線２１を介して第２トレー
サγに出力する。したがって、この第２トレーサ７はこ
のトレース指示信号の入力により動作し、アドレスカウ
ンタ８を示すアドレスに内部レジスフ群６の内容を格納
する。このように、この内部レジスタ群６の内容は内部
バス１０を通って常にこの第２トレーサ７へ入力するこ
とができる。
データ信号線２３を介してトレース指示レジスタ１３に
トレース指示を書き込み、トレース許可信号を５１”に
セットする。このため、論理積回路１６ｄは入力するト
レース許可信号、比較回路１２の一致信号およびトレー
ス停止命令信号の反転信号との論理積をと夛、トレース
指示信号をトレース指示信号線２１を介して第２トレー
サγに出力する。したがって、この第２トレーサ７はこ
のトレース指示信号の入力により動作し、アドレスカウ
ンタ８を示すアドレスに内部レジスフ群６の内容を格納
する。このように、この内部レジスタ群６の内容は内部
バス１０を通って常にこの第２トレーサ７へ入力するこ
とができる。
次に、外部装置１４により読み出し選択信号をセットす
ることにより、第１トレーサ５および第２トレーサ７に
格納されたデータはセレクタ９゜データバス１５および
データ信号線２３を介して外部装置１４に読み出すこと
ができる。そして、この読み出されたデータはトレース
停止指示が成立するまでのマイクロ命令のアドレスがマ
イクロ命令の実行うロック毎にわかり、マイクロ命令の
動きが判明できる。しかも、Ｍ２命令アドレスレジスメ
１１の内容と一致した時の内部レジスタ群６の情報が同
時にみえるので、障害探究を容易にすることができる。
ることにより、第１トレーサ５および第２トレーサ７に
格納されたデータはセレクタ９゜データバス１５および
データ信号線２３を介して外部装置１４に読み出すこと
ができる。そして、この読み出されたデータはトレース
停止指示が成立するまでのマイクロ命令のアドレスがマ
イクロ命令の実行うロック毎にわかり、マイクロ命令の
動きが判明できる。しかも、Ｍ２命令アドレスレジスメ
１１の内容と一致した時の内部レジスタ群６の情報が同
時にみえるので、障害探究を容易にすることができる。
また、第２命令アドレスレジスタ１１に設定されるマイ
クロ命令アドレスは目的の障害探究において、たびたび
設定し直すことができる。そして、この場合の内部レジ
スタ群の情報をチェックしながら、障害調査を進めるこ
とができ、障害原因をつきとめることができる。
クロ命令アドレスは目的の障害探究において、たびたび
設定し直すことができる。そして、この場合の内部レジ
スタ群の情報をチェックしながら、障害調査を進めるこ
とができ、障害原因をつきとめることができる。
以上詳細に説明したようＫ、この発明に係る情報処理装
置によれば障害調査に必要なマイクロ命令アドレスを設
定し、マイクロ命令アドレスおよび設定したマイクロ命
令アドレスと一致したときの内部レジスタ群のうち、予
め設定された内部レジスタとをハードウェアで記憶する
仁とができる。
置によれば障害調査に必要なマイクロ命令アドレスを設
定し、マイクロ命令アドレスおよび設定したマイクロ命
令アドレスと一致したときの内部レジスタ群のうち、予
め設定された内部レジスタとをハードウェアで記憶する
仁とができる。
しかも、設定したマイクロ命令アドレスと実行中のマイ
クロ命令アドレスが一致したときのレジスタ情報を知シ
、また全体のマイクロ命令アドレスを知ることができる
ので、障害探究に迅速かつ有効な情報を得ることができ
るなどの効果がある。
クロ命令アドレスが一致したときのレジスタ情報を知シ
、また全体のマイクロ命令アドレスを知ることができる
ので、障害探究に迅速かつ有効な情報を得ることができ
るなどの効果がある。
図はこの発明に係る情報処理装置の一実施例を示すブロ
ック図である。 １・や・・第１命令アドレスレジスタ、２・・・・命令
格納メモリ、３・・・・命令格納レジスタ、４・・・・
命令デコーダ、５・・・・第１トレーサ、６・・・・内
部レジスタ群、γ・・・・第２トレーサ、８・・・・ア
ドレスカウンタ、９・・・・セレクタ、１０・嚢・・内
部バス、１１・・−・第２命令アドレスレジスタ、１２
・−・・比較回路、１３・・・・トレース指示レジスタ
、１４・・・・外部装置、１５・・・・データバス、１
６ａ〜１６ｄ・・・・論理積回路、１７・・・・書き込
みクロック線、１８・・・・命令実行うロック線、１９
・・・・トレース停止命令信号線、２０・・・・トレー
ス許可信号線、２１・・・・トレース指示信号線、２２
・・・・読出し選択信号線、２３・・・・データ信号線
。
ック図である。 １・や・・第１命令アドレスレジスタ、２・・・・命令
格納メモリ、３・・・・命令格納レジスタ、４・・・・
命令デコーダ、５・・・・第１トレーサ、６・・・・内
部レジスタ群、γ・・・・第２トレーサ、８・・・・ア
ドレスカウンタ、９・・・・セレクタ、１０・嚢・・内
部バス、１１・・−・第２命令アドレスレジスタ、１２
・−・・比較回路、１３・・・・トレース指示レジスタ
、１４・・・・外部装置、１５・・・・データバス、１
６ａ〜１６ｄ・・・・論理積回路、１７・・・・書き込
みクロック線、１８・・・・命令実行うロック線、１９
・・・・トレース停止命令信号線、２０・・・・トレー
ス許可信号線、２１・・・・トレース指示信号線、２２
・・・・読出し選択信号線、２３・・・・データ信号線
。
Claims (1)
- マイクロ命令により制御されるマイクロプロセッサおよ
び少なくとも１個の内部レジスタを備えた情報処理装置
において、マイクロ命令により制御され、マイクロ命令
アドレスを保持する手段と、この保持されたマイクロ命
令アドレスと現在実行中のマイクロ命令アドレスとを比
較する比較手段と、マイクロ命令アドレスが変化したと
きのマイクロ命令アドレスおよび比較手段でマイクロ命
令アドレスが一致したときの内部アドレスの値をそれぞ
れ記憶する記憶手段と、この記憶手段に記憶された記憶
情報を外部装置に読み出す手段と、記憶手段にトレース
情報の書込みを選択的に禁止する手段とを備えたことを
特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143937A JPS626341A (ja) | 1985-07-02 | 1985-07-02 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143937A JPS626341A (ja) | 1985-07-02 | 1985-07-02 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS626341A true JPS626341A (ja) | 1987-01-13 |
Family
ID=15350533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60143937A Pending JPS626341A (ja) | 1985-07-02 | 1985-07-02 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS626341A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04284544A (ja) * | 1991-03-14 | 1992-10-09 | Fujitsu Ltd | マイクロコントローラ |
| JP2003006003A (ja) * | 2001-06-18 | 2003-01-10 | Mitsubishi Electric Corp | Ｄｍａコントローラおよび半導体集積回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132149A (en) * | 1974-09-12 | 1976-03-18 | Fujitsu Ltd | Adoresu hisutorichozoseigyosochi |
| JPS5531152B2 (ja) * | 1976-01-16 | 1980-08-15 | ||
| JPS5687145A (en) * | 1979-12-18 | 1981-07-15 | Mitsubishi Electric Corp | Monitor system for microcomputer |
-
1985
- 1985-07-02 JP JP60143937A patent/JPS626341A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132149A (en) * | 1974-09-12 | 1976-03-18 | Fujitsu Ltd | Adoresu hisutorichozoseigyosochi |
| JPS5531152B2 (ja) * | 1976-01-16 | 1980-08-15 | ||
| JPS5687145A (en) * | 1979-12-18 | 1981-07-15 | Mitsubishi Electric Corp | Monitor system for microcomputer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04284544A (ja) * | 1991-03-14 | 1992-10-09 | Fujitsu Ltd | マイクロコントローラ |
| JP2003006003A (ja) * | 2001-06-18 | 2003-01-10 | Mitsubishi Electric Corp | Ｄｍａコントローラおよび半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3673573A (en) | Computer with program tracing facility | |
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| JPS626341A (ja) | 情報処理装置 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPS6320637A (ja) | 実行履歴記憶装置 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPS5939777B2 (ja) | 制御記憶装置 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPH02245846A (ja) | メモリプロテクト回路 | |
| JPS61267141A (ja) | マイクロプログラムのアドレス検出装置 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH01175646A (ja) | 履歴機能付き記憶装置 | |
| JPS58125154A (ja) | 状態履歴記憶方式 | |
| JPH0417464B2 (ja) | ||
| JPS61168055A (ja) | 情報処理装置 | |
| JPS63170752A (ja) | トレ−ス回路 | |
| JPH07253908A (ja) | メモリアクセス装置 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPH0154729B2 (ja) | ||
| JPH03263135A (ja) | 分岐制御回路 | |
| JPH0512071A (ja) | トレース回路 |