JPS61168055A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS61168055A JPS61168055A JP60009585A JP958585A JPS61168055A JP S61168055 A JPS61168055 A JP S61168055A JP 60009585 A JP60009585 A JP 60009585A JP 958585 A JP958585 A JP 958585A JP S61168055 A JPS61168055 A JP S61168055A
- Authority
- JP
- Japan
- Prior art keywords
- register
- internal register
- external device
- microinstruction
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理装置に関し、特にそのレジスタトレー
ス機能に関する。
ス機能に関する。
（従来の技術）
情報処理装置において成るレジスタ、または成るレジス
タ群に着目して、その変化の履歴をトレースすると、装
置のデパグや障害の解析に重妾な情報が与えられる。
タ群に着目して、その変化の履歴をトレースすると、装
置のデパグや障害の解析に重妾な情報が与えられる。
例えば、第２図に示すような７０−を有するマイクロ命
令ルーチンの場合を考えてみると、フロー中のｒＲＥＧ
１＋−（Ｊｌ （Ｈ）Ｊは「第１のレジスタに１６進で
１を書込む。」ことを意味する。
令ルーチンの場合を考えてみると、フロー中のｒＲＥＧ
１＋−（Ｊｌ （Ｈ）Ｊは「第１のレジスタに１６進で
１を書込む。」ことを意味する。
第１図に示すようなルーチンの場合には、第１のレジス
タの内容が割込みの種類を示すフラグとなっている。し
たがって、第１のレジスタの内容の変化の履歴を取れば
、どのような割込みがどのような順序で処理されたか否
かを知ることかできる。
タの内容が割込みの種類を示すフラグとなっている。し
たがって、第１のレジスタの内容の変化の履歴を取れば
、どのような割込みがどのような順序で処理されたか否
かを知ることかできる。
（発明が解決すべき問題点）
従来、斯かるレジスタの履歴？採取する場合にハ決めら
れた条件下でレジスタの内容２！ｉ−採取するマイクロ
命令ルーチンを起動し、マイクロ命令によジレジスタの
内容を読出し、さらにその値をトレースメモリに記憶さ
せ、同時に専用の保守装置に読出していた。しかし斯か
る方式であると、レジスタの内容を採取するのに多くの
時間を要し、且つ、その間には通常の処理が停止してし
筐うと云う欠点を有していた。さらに、レジスタ内容の
変化時点でデータを採取するのではないので履歴のすべ
て？採取できない可能性があり、必要と考えられるレジ
スタｔＳらかしめすべて採取しておくことになると云う
問題点があった。よって、実際には不必要なレジスタの
履歴も採取しなければならず、大きな記憶容量が必要に
なって読出し時間が長くなると云う欠点があつ九。
れた条件下でレジスタの内容２！ｉ−採取するマイクロ
命令ルーチンを起動し、マイクロ命令によジレジスタの
内容を読出し、さらにその値をトレースメモリに記憶さ
せ、同時に専用の保守装置に読出していた。しかし斯か
る方式であると、レジスタの内容を採取するのに多くの
時間を要し、且つ、その間には通常の処理が停止してし
筐うと云う欠点を有していた。さらに、レジスタ内容の
変化時点でデータを採取するのではないので履歴のすべ
て？採取できない可能性があり、必要と考えられるレジ
スタｔＳらかしめすべて採取しておくことになると云う
問題点があった。よって、実際には不必要なレジスタの
履歴も採取しなければならず、大きな記憶容量が必要に
なって読出し時間が長くなると云う欠点があつ九。
本発明の目的は、内部レジスタの内容が変化したときの
マイクロ命令アドレスと、レジスタｔ−ａ別するために
あらかじめ定められたコードと、変化後のレジスタの内
容とをハードウェアでトレーサメモリに格納し、外部装
置より履歴を採取するレジスタの指足、およびトレース
内容の読出しができるようにして上記欠点を解決し、必
要なレジスタの履歴の採取、および読出しを確実、且つ
、容易に実行できるように構成した情報処理装置を提供
することにある。
マイクロ命令アドレスと、レジスタｔ−ａ別するために
あらかじめ定められたコードと、変化後のレジスタの内
容とをハードウェアでトレーサメモリに格納し、外部装
置より履歴を採取するレジスタの指足、およびトレース
内容の読出しができるようにして上記欠点を解決し、必
要なレジスタの履歴の採取、および読出しを確実、且つ
、容易に実行できるように構成した情報処理装置を提供
することにある。
（問題点を解決するための手段）
本発明による情報処理装置は少なくとも１個以上の内部
レジスタを備えていてマイクロ命令によ夕制御され、診
断グロセサより成る外部装置に接続されたものであり、
トレーサメモリと、書込み手段と、トレース指定レジス
タ手段と、読出し手段とを備えて構成したものである。
レジスタを備えていてマイクロ命令によ夕制御され、診
断グロセサより成る外部装置に接続されたものであり、
トレーサメモリと、書込み手段と、トレース指定レジス
タ手段と、読出し手段とを備えて構成したものである。
トレーサメモリは内部レジスタの内容変化時のマイク誼
命令アドレス、内部レジスタを識別する識別コード、お
よび内部レジスタの内容の変化後の値を格納するための
ものである。
命令アドレス、内部レジスタを識別する識別コード、お
よび内部レジスタの内容の変化後の値を格納するための
ものである。
書込み手段は、トレーサメモリに対してマイクロ命令ア
ドレス、内部レジスタを識別する識別コード、および内
部レジスタの内容の変化後の値を書込むためのものであ
る。
ドレス、内部レジスタを識別する識別コード、および内
部レジスタの内容の変化後の値を書込むためのものであ
る。
トレース指定レジスタ手段は、外部装置よりトレースす
る内部レジスタを指定するためのものである。
る内部レジスタを指定するためのものである。
読出し手段は、トレーサメモリに格納し几内容を外部装
置から読出す念めのものである。
置から読出す念めのものである。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明による情報処理装置のレジスタトレー
ス手段の一実施例を示すブロック図である。本実施例は
、へ個（Ｎ＝正整数）のレジスタ内容の変化の履歴をト
レースする場合を示している。
ス手段の一実施例を示すブロック図である。本実施例は
、へ個（Ｎ＝正整数）のレジスタ内容の変化の履歴をト
レースする場合を示している。
第１図において情報処理装置のトレース手段はマイクロ
命令アドレス格納レジスタ１と、マイクロ命令格納メモ
リ２と、実行中マイクロ命令格納レジスタ３と、実行中
のマイクロ命令金デコードするデコーダ４と、トレーサ
メモリのアドレスを示すためのアドレスカウンタ５と、
マイクロ命令アドレスをトレースするための第１のトレ
ーサメモリ６と、レジスタ金識別するコードおよび変化
後のレジスタ内容をトレースするための第２のトレーサ
メモリ７と、トレーサ読出しセレクタ８と論理和グー）
９．１３−１〜１６−Ｎと、内部バス１０と０．トレー
ス指定レジスタ１１と、論理積グー）１４−１〜１４−
Ｎと、内部レジスタ１５−１〜１５−ｈとから構成され
ている。１も５００は外部装置、１００はマイクロ命令
実行うロック信号線、１０２は内部レジスタ１５−１〜
１５−への書込みクロック信号線、２００は外部装置５
００との間でデータ金授受するためのデータ信号線、２
０１は外部装置５００より読出されるトレースを選択す
るための読出し選択信号線、２０２は外部装置５００と
の間でデータを処理するためのデータバス信号線、１２
−１〜１２−Ｎは内部レジスタ１５−１〜１５−ｈに対
応するトレースオン信号線である。
命令アドレス格納レジスタ１と、マイクロ命令格納メモ
リ２と、実行中マイクロ命令格納レジスタ３と、実行中
のマイクロ命令金デコードするデコーダ４と、トレーサ
メモリのアドレスを示すためのアドレスカウンタ５と、
マイクロ命令アドレスをトレースするための第１のトレ
ーサメモリ６と、レジスタ金識別するコードおよび変化
後のレジスタ内容をトレースするための第２のトレーサ
メモリ７と、トレーサ読出しセレクタ８と論理和グー）
９．１３−１〜１６−Ｎと、内部バス１０と０．トレー
ス指定レジスタ１１と、論理積グー）１４−１〜１４−
Ｎと、内部レジスタ１５−１〜１５−ｈとから構成され
ている。１も５００は外部装置、１００はマイクロ命令
実行うロック信号線、１０２は内部レジスタ１５−１〜
１５−への書込みクロック信号線、２００は外部装置５
００との間でデータ金授受するためのデータ信号線、２
０１は外部装置５００より読出されるトレースを選択す
るための読出し選択信号線、２０２は外部装置５００と
の間でデータを処理するためのデータバス信号線、１２
−１〜１２−Ｎは内部レジスタ１５−１〜１５−ｈに対
応するトレースオン信号線である。
ｇ１図に示すデータ処理装置のレジスタトレース手段は
、以下のようにして動作する。まず、マイクロ命令アド
レス格納レジスタ１の内容に対応したマイクロ命令格納
メモリ２の内容がマイクロ命令格納メモリ２から出力さ
れ、その出力値は信号１ｔＩａ１００上のマイクロ命令
実行うロック１００の前縁で実行中マイクロ命令格納レ
ジスタ６に取込まれる。実行中マイクロ命令格納レジス
タ６の内容はデコーダ４により解読されて命令が実行さ
れる。さらに、実行内容にしたがってマイクロ命令アド
レス格納レジスタ１の内容が更新され、それに伴ってマ
イクロ命令格納メモリ２の内容も更新され、更新された
内容は信号線１００上で次のマイクロ命令実行うロック
の前縁で実行中マイクロ命令格納レジスタ３に取込１れ
、次のマイクロ命令が実行される。
、以下のようにして動作する。まず、マイクロ命令アド
レス格納レジスタ１の内容に対応したマイクロ命令格納
メモリ２の内容がマイクロ命令格納メモリ２から出力さ
れ、その出力値は信号１ｔＩａ１００上のマイクロ命令
実行うロック１００の前縁で実行中マイクロ命令格納レ
ジスタ６に取込まれる。実行中マイクロ命令格納レジス
タ６の内容はデコーダ４により解読されて命令が実行さ
れる。さらに、実行内容にしたがってマイクロ命令アド
レス格納レジスタ１の内容が更新され、それに伴ってマ
イクロ命令格納メモリ２の内容も更新され、更新された
内容は信号線１００上で次のマイクロ命令実行うロック
の前縁で実行中マイクロ命令格納レジスタ３に取込１れ
、次のマイクロ命令が実行される。
以下、上記の動作を繰返すことにより次々とマイクロ命
令が実行される。
令が実行される。
ここで、内部レジスタ１５−１ｔトレースする場合を取
扱う、まず、内部レジスタ１５−１のトレースを可能に
するために外部装置５００よりデータ信号５２ｏｏｔ−
通してトレース指定レジスタ１１にトレースデータを書
込み、信号線１２−１上のトレースオン信号ｔ−％ＱＩ
にセットする。内部レジスタ１５−１の書込み命令は実
行中マイクロ命令格納レジスタ３に格納され、格納され
たマイクロ命令はデコーダ４で解読され、デコーダ４と
論理積グー）ｆ４−１とを結ぶ信号線の状縛は％１１と
なる。内部レジスタ１５−１へ件込むデータは内部パス
１０に乗せられ、信号ｌｆＭ１０１上の書込みクロック
により内部レジスタ１５−１へ書込まれる。このとき、
信号線１２−１上のトレースオン信号はセットされてい
て、％Ｑ＃になっているので、内部レジスタ１５−１の
書込みパルスと同一のパルスが論理和ゲート９の出力に
現われる。第２のトレーサメモリ７には内部レジスタｔ
−識別するコード、および変化後の内部レジスタ１５−
１の内容が書込まれ、同時にアドレスカウンタ５の内容
も更新される。また、マイクロ命令アドレスは信号線１
００上のマイクロ命令実行うロックの前縁で第１のトレ
ーサメモリ６に常に書込１れている。したがって、第１
のトレーサメモリ６には気内部レジスタ１５−１に書込
めｌと云うマイクロ命令が実行中マイクロ命令格納レジ
メタロに格納式れたときのマイクロ命令アドレス格納レ
ジスタ１の内容が、内部レジスタを識別するコード、お
よび変化後の内部レジスタ１５−１の内容を書込んだ第
２のトレーサメモリ７のアドレスと同一のアドレスに書
込１れている。
扱う、まず、内部レジスタ１５−１のトレースを可能に
するために外部装置５００よりデータ信号５２ｏｏｔ−
通してトレース指定レジスタ１１にトレースデータを書
込み、信号線１２−１上のトレースオン信号ｔ−％ＱＩ
にセットする。内部レジスタ１５−１の書込み命令は実
行中マイクロ命令格納レジスタ３に格納され、格納され
たマイクロ命令はデコーダ４で解読され、デコーダ４と
論理積グー）ｆ４−１とを結ぶ信号線の状縛は％１１と
なる。内部レジスタ１５−１へ件込むデータは内部パス
１０に乗せられ、信号ｌｆＭ１０１上の書込みクロック
により内部レジスタ１５−１へ書込まれる。このとき、
信号線１２−１上のトレースオン信号はセットされてい
て、％Ｑ＃になっているので、内部レジスタ１５−１の
書込みパルスと同一のパルスが論理和ゲート９の出力に
現われる。第２のトレーサメモリ７には内部レジスタｔ
−識別するコード、および変化後の内部レジスタ１５−
１の内容が書込まれ、同時にアドレスカウンタ５の内容
も更新される。また、マイクロ命令アドレスは信号線１
００上のマイクロ命令実行うロックの前縁で第１のトレ
ーサメモリ６に常に書込１れている。したがって、第１
のトレーサメモリ６には気内部レジスタ１５−１に書込
めｌと云うマイクロ命令が実行中マイクロ命令格納レジ
メタロに格納式れたときのマイクロ命令アドレス格納レ
ジスタ１の内容が、内部レジスタを識別するコード、お
よび変化後の内部レジスタ１５−１の内容を書込んだ第
２のトレーサメモリ７のアドレスと同一のアドレスに書
込１れている。
このようにして、内部レジスタ１５−１の内容が賀化し
たときのマイクロ命令アドレス、内部レジスタ全識別す
るコード、および内部レジスタの内容変化後の内部レジ
スタ１５−１の内容をトレーサメモリに格納することが
できる。
たときのマイクロ命令アドレス、内部レジスタ全識別す
るコード、および内部レジスタの内容変化後の内部レジ
スタ１５−１の内容をトレーサメモリに格納することが
できる。
上記と１つたく同様にして、信号線１２−２〜１２−Ｎ
上のトレースオン信号をセットすることにより、それぞ
れ内部レジスタ１５−２〜１５−へについても変化の履
歴をトレースすることができる。
上のトレースオン信号をセットすることにより、それぞ
れ内部レジスタ１５−２〜１５−へについても変化の履
歴をトレースすることができる。
信号線１２−１〜１２−Ｎ上でトレースオン信号がセッ
トされていない場合には、書込みパルスが送出されても
論理和グー）１３−１〜１６−Ｎによりゲートされるた
めトレースされない。
トされていない場合には、書込みパルスが送出されても
論理和グー）１３−１〜１６−Ｎによりゲートされるた
めトレースされない。
外部装置５００より読出し選択信号線２０１をセットす
ることによりセレクタ８が制御され、データバス２０２
とデータ信号線２００とヲ通して、格納データは外部装
置５００に読出すことができる。
ることによりセレクタ８が制御され、データバス２０２
とデータ信号線２００とヲ通して、格納データは外部装
置５００に読出すことができる。
（発明の効果）
本発明は以上説明したように、内部レジスタの内容変化
をマイクロ命令レジスタおよび識別コードと共にハード
ウェアで記憶し、外部装置よりトレースすべきレジスタ
金指定すると共にトレース内容の読出しができるように
して、確実で効率のよいトレースが実行できると云う効
果がある。
をマイクロ命令レジスタおよび識別コードと共にハード
ウェアで記憶し、外部装置よりトレースすべきレジスタ
金指定すると共にトレース内容の読出しができるように
して、確実で効率のよいトレースが実行できると云う効
果がある。
第１図は、本発明による情報処理装置の一実施例を示す
ブロック図である。 第２図は、マイクロ命令実行動作の一例を示すフローチ
ャー・トであり、ａｍ’ｌＪＡの割込みの処理金示した
ものである。 １・・・マイクロ命令アドレス格納レジスタ２・・・マ
イクロ命令格納メモリ ６・番・実行中マイクロ命令格納レジスタ４・１デコー
ダ ５・・・アドレスカウンタ ６．７拳・争トレーサ ８−−−トレーサ読出しセレクタ ９ｅ１３ １〜１６−へ・Φ・・論理本口ゲート１０・
・・内部バス １１・・・トレース指定レジスタ １４−１〜１４−Ｎ・・・・論理積ゲート１５−１〜１
５−へ・・・・内部レジスタ５００・・・外部装置
ブロック図である。 第２図は、マイクロ命令実行動作の一例を示すフローチ
ャー・トであり、ａｍ’ｌＪＡの割込みの処理金示した
ものである。 １・・・マイクロ命令アドレス格納レジスタ２・・・マ
イクロ命令格納メモリ ６・番・実行中マイクロ命令格納レジスタ４・１デコー
ダ ５・・・アドレスカウンタ ６．７拳・争トレーサ ８−−−トレーサ読出しセレクタ ９ｅ１３ １〜１６−へ・Φ・・論理本口ゲート１０・
・・内部バス １１・・・トレース指定レジスタ １４−１〜１４−Ｎ・・・・論理積ゲート１５−１〜１
５−へ・・・・内部レジスタ５００・・・外部装置
Claims (1)
- 少なくとも１個以上の内部レジスタを備えてマイクロ命
令により制御されていて、診断プロセサより成る外部装
置に接続された情報処理装置において、前記内部レジス
タの内容変化時のマイクロ命令アドレス、前記内部レジ
スタを識別する識別コード、および前記内部レジスタの
内容の変化後の値を格納するためのトレーサメモリと、
前記トレーサメモリに前記マイクロ命令アドレス、前記
内部レジスタを識別する識別コード、および前記内部レ
ジスタの内容の変化後の値を書込むための書込み手段と
、前記外部装置よりトレースする内部レジスタを指定す
るためのトレース指定レジスタ手段と、前記トレーサメ
モリに格納した内容を前記外部装置から読出すための読
出し手段とを具備して構成したことを特徴とする情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60009585A JPS61168055A (ja) | 1985-01-22 | 1985-01-22 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60009585A JPS61168055A (ja) | 1985-01-22 | 1985-01-22 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61168055A true JPS61168055A (ja) | 1986-07-29 |
Family
ID=11724395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60009585A Pending JPS61168055A (ja) | 1985-01-22 | 1985-01-22 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61168055A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203151A (en) * | 1981-06-10 | 1982-12-13 | Fujitsu Ltd | History storage system of logical device |
| JPS58182770A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | 状態履歴記憶装置 |
| JPS5927359A (ja) * | 1982-08-02 | 1984-02-13 | Nec Corp | 論理回路トレ−ス装置 |
-
1985
- 1985-01-22 JP JP60009585A patent/JPS61168055A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203151A (en) * | 1981-06-10 | 1982-12-13 | Fujitsu Ltd | History storage system of logical device |
| JPS58182770A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | 状態履歴記憶装置 |
| JPS5927359A (ja) * | 1982-08-02 | 1984-02-13 | Nec Corp | 論理回路トレ−ス装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5134701A (en) | Test apparatus performing runtime replacement of program instructions with breakpoint instructions for processor having multiple instruction fetch capabilities | |
| KR960011613A (ko) | 데이터 처리장치 | |
| EP1125199A1 (en) | Method of debugging a program thread | |
| JPS5987566A (ja) | メモリアクセス検出方式 | |
| JPS61168055A (ja) | 情報処理装置 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
| JP2940000B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPS6140649A (ja) | レジスタトレ−サ装置 | |
| JPS626341A (ja) | 情報処理装置 | |
| EP0297890A2 (en) | Apparatus and method for data induced condition signaling | |
| JPS6045853A (ja) | 履歴診断方式 | |
| SU1327112A1 (ru) | Устройство дл отладки программ | |
| JP2743562B2 (ja) | 障害処理方式 | |
| JPS59158450A (ja) | プログラムテスト装置 | |
| JPH05173846A (ja) | 障害解析情報トレース方法 | |
| JPH0527989A (ja) | コンピユータシステムの例外処理装置 | |
| JPS6320637A (ja) | 実行履歴記憶装置 | |
| JPS6175441A (ja) | アドレス履歴記憶装置 | |
| JP2515333B2 (ja) | システムの動的情報収集処理装置 | |
| EP0333613A2 (en) | Control store address stop | |
| JPH01274251A (ja) | 使用履歴記憶装置 | |
| JPS6286442A (ja) | デ−タ処理装置 | |
| JPS64734B2 (ja) |