JPH0581087A - プロセサのモニタ方式 - Google Patents
プロセサのモニタ方式Info
- Publication number
- JPH0581087A JPH0581087A JP3245378A JP24537891A JPH0581087A JP H0581087 A JPH0581087 A JP H0581087A JP 3245378 A JP3245378 A JP 3245378A JP 24537891 A JP24537891 A JP 24537891A JP H0581087 A JPH0581087 A JP H0581087A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- register
- bus
- comparison
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】
【構成】プロセサ１はあらかじめトレースしたいアドレ
スデータ，制御信号（例えばメモリライト中）をレジス
タ６に指定する。プロセサ１のプログラムが実行される
と、比較回路７は各バス３，４，５をモニタしてレジス
タ６の内容と比較する。そして、一致した場合は比較一
致信号８を出力する。この比較一致信号８により各バス
３，４，５のデータをレジスタ９に格納する。尚比較一
致信号８はプロセサ１への割込信号にもなる。 【効果】プロセサを使用する装置をシステムに組み込ん
で問題が発生したとき、誤ったアクセスを調査するため
直ちにデータを収集できる。
スデータ，制御信号（例えばメモリライト中）をレジス
タ６に指定する。プロセサ１のプログラムが実行される
と、比較回路７は各バス３，４，５をモニタしてレジス
タ６の内容と比較する。そして、一致した場合は比較一
致信号８を出力する。この比較一致信号８により各バス
３，４，５のデータをレジスタ９に格納する。尚比較一
致信号８はプロセサ１への割込信号にもなる。 【効果】プロセサを使用する装置をシステムに組み込ん
で問題が発生したとき、誤ったアクセスを調査するため
直ちにデータを収集できる。
Description
【０００１】
【産業上の利用分野】本発明はプロセサのモニタ方式に
関し、特にプログラムの実行命令，メモリアクセス，入
出力装置をモニタするプロセサのモニタ方式に関する。
関し、特にプログラムの実行命令，メモリアクセス，入
出力装置をモニタするプロセサのモニタ方式に関する。
【０００２】
【従来の技術】従来この種のプロセサのモニタ方式は、
プロセサを使用する装置のプロセサバス別に用意した測
定装置を接続してモニタする方法、またはプロセサのプ
ログラムの中に予め必要とする処理にトレーサ処理を組
み込んでそのプログラムを実行したときトレーサ用メモ
リに記憶する方法を採っていた。
プロセサを使用する装置のプロセサバス別に用意した測
定装置を接続してモニタする方法、またはプロセサのプ
ログラムの中に予め必要とする処理にトレーサ処理を組
み込んでそのプログラムを実行したときトレーサ用メモ
リに記憶する方法を採っていた。
【０００３】
【発明が解決しようとする課題】この従来のプロセサの
モニタ方式のうち前者の方法では、プロセサを使用する
装置がシステムに組み込まれたときには簡易的に測定装
置（インサーキットエミュレータやロジックアナライ
ザ）を接続することができないという欠点がある。また
プログラムの予め必要とする部分にトレース処理を入れ
る後者の方法では、問題が発生したときにすべてのプロ
グラムを見直してプログラムの再作成をしなければなら
ないので、この場合プログラムのトレース作成忘れがあ
れば再度作り直さなければならないという欠点がある。
モニタ方式のうち前者の方法では、プロセサを使用する
装置がシステムに組み込まれたときには簡易的に測定装
置（インサーキットエミュレータやロジックアナライ
ザ）を接続することができないという欠点がある。また
プログラムの予め必要とする部分にトレース処理を入れ
る後者の方法では、問題が発生したときにすべてのプロ
グラムを見直してプログラムの再作成をしなければなら
ないので、この場合プログラムのトレース作成忘れがあ
れば再度作り直さなければならないという欠点がある。
【０００４】
【課題を解決するための手段】本発明のプロセサのモニ
タ方式は、プロセサのメモリアクセス，入出力装置への
アクセス，実行命令をモニタするためにアドレスバス，
データバス，制御信号用バスから読み出した情報と予め
指定した第１のレジスタの内容とを比較する比較回路
と、この比較結果が一致したとき前記プロセサへ通知す
るための割込信号として入力した比較一致信号からその
時点の前記アドレスバス，データバス，制御信号用バス
上の情報を保持する第２のレジスタと、メモリとを備
え、前記プロセサは前記割込信号を入力したとき前記第
２のレジスタの内容を読み出して前記メモリの前記プロ
セサのトレース用として割り付けた領域に記憶すると共
にこの時の処理タスク番号，前記プロセサのレジスタを
前記トレーサ用割付領域に記憶する割込処理プログラム
を実行することを特徴とする。
タ方式は、プロセサのメモリアクセス，入出力装置への
アクセス，実行命令をモニタするためにアドレスバス，
データバス，制御信号用バスから読み出した情報と予め
指定した第１のレジスタの内容とを比較する比較回路
と、この比較結果が一致したとき前記プロセサへ通知す
るための割込信号として入力した比較一致信号からその
時点の前記アドレスバス，データバス，制御信号用バス
上の情報を保持する第２のレジスタと、メモリとを備
え、前記プロセサは前記割込信号を入力したとき前記第
２のレジスタの内容を読み出して前記メモリの前記プロ
セサのトレース用として割り付けた領域に記憶すると共
にこの時の処理タスク番号，前記プロセサのレジスタを
前記トレーサ用割付領域に記憶する割込処理プログラム
を実行することを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明のプロセサのモニタ方式の一実施例を
示すシステムブロック図である。
る。図１は本発明のプロセサのモニタ方式の一実施例を
示すシステムブロック図である。
【０００６】図１において、プロセサ１はアドレスバス
３，データバス４，制御信号用バス５を介して各周辺の
メモリ２，入出力装置１０と接続されている。プロセサ
１はあらかじめトレースしたいアドレスデータ，制御信
号（例えばメモリライト中）をレジスタ６に指定する。
プロセサ１のプログラムが実行されると、比較回路７は
各バス３，４，５をモニタしてレジスタ６の内容と比較
する。そして、一致した場合は比較一致信号８を出力す
る。この比較一致信号８により各バス３，４，５のデー
タをレジスタ９に格納する。尚比較一致信号８はプロセ
サ１への割込信号にもなる。
３，データバス４，制御信号用バス５を介して各周辺の
メモリ２，入出力装置１０と接続されている。プロセサ
１はあらかじめトレースしたいアドレスデータ，制御信
号（例えばメモリライト中）をレジスタ６に指定する。
プロセサ１のプログラムが実行されると、比較回路７は
各バス３，４，５をモニタしてレジスタ６の内容と比較
する。そして、一致した場合は比較一致信号８を出力す
る。この比較一致信号８により各バス３，４，５のデー
タをレジスタ９に格納する。尚比較一致信号８はプロセ
サ１への割込信号にもなる。
【０００７】図２は図１におけるプロセサのモニタを動
作させるために割込信号が入力されたとき起動する割込
処理プログラムのフローチャート、図３は図１における
メモリの格納内容の一例を示す図である。
作させるために割込信号が入力されたとき起動する割込
処理プログラムのフローチャート、図３は図１における
メモリの格納内容の一例を示す図である。
【０００８】割込処理プログラムはプログラムのどの実
行時点でも割込処理されるプログラムである。プロセサ
１への割込入力により割込プログラム１は割込前の全レ
ジスタをスタックエリアにセーブする（ステップ１）。
次にトレースデータを格納するトレースメモリのどのブ
ロックかを指示するポインタを１つポイントアップする
（ステップ２）。このときトレースエリアは有限のた
め、最終ポインタの場合にそこで終了するか再度先頭か
ら格納するかは予め決められていることにする。次に、
セーブしたレジスタの内容をトレースポインタで示すト
レースエリアに格納し（ステップ３）、次にこの時点の
タスク番号と、どのプログラムが実行されているかあら
かじめ定義した番号とを格納する（ステップ４）。そし
て、図１に示すレジスタ９の内容を格納して（ステップ
５）、割込前プログラムへ戻るためにレジスタを元に戻
し（ステップ６）、実行プログラムアドレスも割込終了
により戻る。このようにして図３に示すトレースデータ
がメモリ３に格納される。図３のトレースデータは図２
のフローチャートにより格納されたレジスタとタスク番
号とアドレス，データ，制御信号が格納されている。
行時点でも割込処理されるプログラムである。プロセサ
１への割込入力により割込プログラム１は割込前の全レ
ジスタをスタックエリアにセーブする（ステップ１）。
次にトレースデータを格納するトレースメモリのどのブ
ロックかを指示するポインタを１つポイントアップする
（ステップ２）。このときトレースエリアは有限のた
め、最終ポインタの場合にそこで終了するか再度先頭か
ら格納するかは予め決められていることにする。次に、
セーブしたレジスタの内容をトレースポインタで示すト
レースエリアに格納し（ステップ３）、次にこの時点の
タスク番号と、どのプログラムが実行されているかあら
かじめ定義した番号とを格納する（ステップ４）。そし
て、図１に示すレジスタ９の内容を格納して（ステップ
５）、割込前プログラムへ戻るためにレジスタを元に戻
し（ステップ６）、実行プログラムアドレスも割込終了
により戻る。このようにして図３に示すトレースデータ
がメモリ３に格納される。図３のトレースデータは図２
のフローチャートにより格納されたレジスタとタスク番
号とアドレス，データ，制御信号が格納されている。
【０００９】本実施例によれば、デバグするとき、どの
プログラムで指定のアクセスが実行されているかが分か
るので、システムでの問題発生時に直ちに調査を実行で
きる。
プログラムで指定のアクセスが実行されているかが分か
るので、システムでの問題発生時に直ちに調査を実行で
きる。
【００１０】
【発明の効果】以上説明したように本発明は、簡単なハ
ードウェア構成で割込処理プログラムを実行するように
したので、プロセサを使用する装置をシステムに組み込
んで問題が発生したとき、誤ったアクセスを調査するた
め直ちにデータを収集できるという効果を有する。
ードウェア構成で割込処理プログラムを実行するように
したので、プロセサを使用する装置をシステムに組み込
んで問題が発生したとき、誤ったアクセスを調査するた
め直ちにデータを収集できるという効果を有する。
【図１】本発明のプロセサのモニタ方式の一実施例を示
すシステムブロック図である。
すシステムブロック図である。
【図２】図１におけるプロセサの割込処理プログラムの
フローチャートである。
フローチャートである。
【図３】図１におけるメモリの格納内容の一例を示す図
である。
である。
【符号の説明】 １ プロセサ ２ プログラム，ワークメモリ，トレースデータ格納
用のメモリ ３ アドレスバス ４ データバス ５ 制御信号用バス ６ バスモニタ指示用のレジスタ ７ モニタ比較回路 ８ 比較一致信号 ９ 比較一致格納用のレジスタ １０ 入出力装置
用のメモリ ３ アドレスバス ４ データバス ５ 制御信号用バス ６ バスモニタ指示用のレジスタ ７ モニタ比較回路 ８ 比較一致信号 ９ 比較一致格納用のレジスタ １０ 入出力装置
Claims (1)
- 【請求項１】 プロセサのメモリアクセス，入出力装置
へのアクセス，実行命令をモニタするためにアドレスバ
ス，データバス，制御信号用バスから読み出した情報と
予め指定した第１のレジスタの内容とを比較する比較回
路と、この比較結果が一致したとき前記プロセサへ通知
するための割込信号として入力した比較一致信号からそ
の時点の前記アドレスバス，データバス，制御信号用バ
ス上の情報を保持する第２のレジスタと、メモリとを備
え、前記プロセサは前記割込信号を入力したとき前記第
２のレジスタの内容を読み出して前記メモリの前記プロ
セサのトレース用として割り付けた領域に記憶すると共
にこの時の処理タスク番号，前記プロセサのレジスタを
前記トレーサ用割付領域に記憶する割込処理プログラム
を実行することを特徴とするプロセサのモニタ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245378A JPH0581087A (ja) | 1991-09-25 | 1991-09-25 | プロセサのモニタ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245378A JPH0581087A (ja) | 1991-09-25 | 1991-09-25 | プロセサのモニタ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0581087A true JPH0581087A (ja) | 1993-04-02 |
Family
ID=17132772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3245378A Pending JPH0581087A (ja) | 1991-09-25 | 1991-09-25 | プロセサのモニタ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0581087A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07152604A (ja) * | 1993-11-26 | 1995-06-16 | Nec Corp | デバッグ装置およびデバッグ方法 |
| US5838952A (en) * | 1996-05-28 | 1998-11-17 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Emulator apparatus to break running program when variable is read without being initialized |
| JP2007133836A (ja) * | 2005-11-14 | 2007-05-31 | Canon Inc | シミュレーション装置及びシミュレーション方法 |
| JP2011227608A (ja) * | 2010-04-16 | 2011-11-10 | Mitsubishi Electric Corp | 電子部品及びデバッグ方法 |
-
1991
- 1991-09-25 JP JP3245378A patent/JPH0581087A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07152604A (ja) * | 1993-11-26 | 1995-06-16 | Nec Corp | デバッグ装置およびデバッグ方法 |
| US5838952A (en) * | 1996-05-28 | 1998-11-17 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Emulator apparatus to break running program when variable is read without being initialized |
| JP2007133836A (ja) * | 2005-11-14 | 2007-05-31 | Canon Inc | シミュレーション装置及びシミュレーション方法 |
| JP2011227608A (ja) * | 2010-04-16 | 2011-11-10 | Mitsubishi Electric Corp | 電子部品及びデバッグ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| US5212775A (en) | Method and apparatus for observing internal memory-mapped registers | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPH06103104A (ja) | リモートデバッグ方法 | |
| JPH04190430A (ja) | ソフトウェア開発用エミュレータ | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH05165680A (ja) | メモリ操作トレ−ス装置 | |
| JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
| JP2902861B2 (ja) | トレース機能付バッファ装置 | |
| JPH0652013A (ja) | トレース回路 | |
| JP2729126B2 (ja) | デバッグ・システムのアドレス・トレース回路 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPS609294B2 (ja) | 電子計算機におけるトレ−ス方式 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPH0736735A (ja) | デバッグ装置 | |
| JPH0644098A (ja) | メモリ・アクセス・バス・コンパレータ | |
| JPS59163653A (ja) | デバツグ装置 | |
| JPS58103047A (ja) | 命令トレ−ス装置 | |
| JPS60147849A (ja) | マイクロプログラムのデバツグを行う方式 | |
| JPH04310138A (ja) | データ伝送装置のデバッグ方法 | |
| JP2000112907A (ja) | マルチプロセッサ装置および動作記録方法 | |
| JP2001265619A (ja) | データトレース方式 | |
| JPH07253908A (ja) | メモリアクセス装置 | |
| JPH0444973B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981208 |