JP2000112907A - マルチプロセッサ装置および動作記録方法 - Google Patents

マルチプロセッサ装置および動作記録方法

Info

Publication number
JP2000112907A
JP2000112907A JP10281742A JP28174298A JP2000112907A JP 2000112907 A JP2000112907 A JP 2000112907A JP 10281742 A JP10281742 A JP 10281742A JP 28174298 A JP28174298 A JP 28174298A JP 2000112907 A JP2000112907 A JP 2000112907A
Authority
JP
Japan
Prior art keywords
instruction
information
bus
processor
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10281742A
Other languages
English (en)
Inventor
Mitsumasa Arai
光政 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10281742A priority Critical patent/JP2000112907A/ja
Publication of JP2000112907A publication Critical patent/JP2000112907A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 同一バス上にある複数のプロセッサのうち、
少なくとも1つのプロセッサに対し、ある時点における
動作記録を主記憶装置に出力させること。 【解決手段】 このマルチプロセッサ装置は、バス上に
接続された複数のプロセッサのロケーショントレース情
報をバスを通じて主記憶装置に記録し、複数のプロセッ
サのうち、任意の一つのプロセッサが、ロケーショント
レース情報を主記憶装置に記録する上での指示情報を記
録開始指示、記録停止指示、採取指示の順にバス上の所
望のプロセッサに指示を発行する。さらに、バスを通じ
て自身宛ての指示情報を受信し、受信された指示情報の
順に、主記憶装置に対する処理を実行する.

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばバス上に接
続された複数のプロセッサが独立して処理を実行するマ
ルチプロセッサ装置及び動作記録方法に関する。
【0002】
【従来の技術】従来のマルチプロセッサ装置には、ハー
ドウエアが故障やソフトウエアのバグによってシステム
に異常が発生した場合、プロセッサがそれぞれ独立して
時刻、レジスタ類、ロケーショントレース、入出力装置
との入出力手順等の情報を主記憶上にダンプ出力する異
常時処理を行っている。
【0003】ところが、この処理では複数のプロセッサ
各々が単独で動作しているため、他のプロセッサの動作
と関連付けることが難しい。特に異常時処理のエラー解
析においては、個々のプロセッサの動作を見ただけで
は、原因を把握し難く、他のプロセッサとの関連づけら
れる情報が記録されることが必要である。
【0004】
【発明が解決しようとする課題】このように従来のマル
チプロセッサ装置では、通常各プロセッサのメモリ内に
対応するプロセッサ動作記録を保存し、異常が発生した
時、異常を認識したプロセッサのみがその動作記録を主
記憶装置に出力し、それをもとに異常となった原因の解
析を行っていた。
【0005】しかし、これには各プロセッサの動作を同
一バス上にある他のプロセッサの動作と関連づけること
ができないと言う問題と、異常を認識しないプロセッサ
の動作は主記憶装置に出力されないため、異常時におけ
るプロセッサ全体の動作を知ることができないという2
つの問題があった。
【0006】本発明はこのような課題を解決するために
なされたもので、同一バス上にある複数のプロセッサの
うち、少なくとも1つのプロセッサ(任意に指定可能)
に対し、ある時点における動作記録を主記憶装置に出力
させることのできるマルチプロセッサ装置および動作記
録方法を提供することを目的としている。
【0007】また、本発明は異常を認識しなかったプロ
セッサからも動作記録を主記憶装置に出力できるように
するマルチプロセッサ装置および動作記録方法を提供す
ることを目的としている。
【0008】
【課題を解決するための手段】かかる課題を解決するた
め、請求項1記載の本発明に係るマルチプロセッサ装置
は、バス上に接続された複数のプロセッサの動作記録情
報を前記バスを通じて前記記憶装置に記録するマルチプ
ロセッサ装置において、前記複数のプロセッサのうち、
任意の一つのプロセッサは、前記動作記録情報を前記記
憶装置に記録する上での指示情報を記録開始指示、記録
停止指示、採取指示の順に前記バス上の所望のプロセッ
サに発行する指示発行手段と、前記バスを通じて自身宛
ての指示情報を受信する受信手段と、前記受信手段によ
り受信された指示情報の順に、前記記憶装置に対する処
理を実行する手段とを具備したことを特徴としている。
【0009】請求項2記載の本発明に係るマルチプロセ
ッサ装置は、バス上に接続された複数のプロセッサの動
作記録情報を前記バスを通じて前記記憶装置に記録する
マルチプロセッサ装置において、前記複数のプロセッサ
のうち、任意の一つのプロセッサは、前記動作記録情報
を前記記憶装置に記録する上での記録開始指示、記録停
止指示、採取指示のうち、いずれか一つの指示情報を前
記バス上の前記所望のプロセッサに発行する指示発行手
段と、前記バスを通じて自身宛ての指示情報を受信する
受信手段と、前記受信手段により受信された指示情報の
種別に応じて、前記記憶装置に対する処理を実行する手
段とを具備したことを特徴としている。請求項3記載の
本発明に係るマルチプロセッサ装置は、バス上にシステ
ム制御装置とこのシステム制御装置に制御される複数の
プロセッサとを接続する一方、前記システム制御装置に
前記記憶装置を接続し、前記各プロセッサの動作記録情
報を前記バスおよび前記システム制御装置を通じて前記
記憶装置に記録するマルチプロセッサ装置において、前
記複数のプロセッサのうち、任意の一つのプロセッサ
は、前記動作記録情報を前記記憶装置に記録する所望の
プロセッサの情報とそのプロセッサに割込みをかける時
刻情報とを送信する手段と、前記システム制御装置から
前記バスを通じて割込みがあった場合、前記記憶装置に
対して自身の動作記録情報の書込み処理あるいは前記記
憶装置からのデータ採取処理を実行する手段とを備え、
前記システム制御装置は、時刻を計時する計時手段と、
前記バスを通じて各プロセッサの情報と時刻情報とを受
信する受信手段と、前記計時手段により計時された時刻
が割込みをかける時刻になった場合、対応するプロセッ
サに割込みをかける手段とを具備したことを特徴として
いる。
【0010】請求項4記載の本発明に係る動作記録方法
は、バス上に接続された複数のプロセッサの動作記録情
報を前記バスを通じて前記記憶装置に記録する動作記録
方法において、前記複数のプロセッサのうち、任意の一
つのプロセッサが前記動作記録情報を前記記憶装置に記
録する上での指示情報を記録開始指示、記録停止指示、
採取指示の順に前記バス上の所望のプロセッサに発行す
る工程と、前記バスを通じて自身宛ての指示情報を受信
する工程と、受信された指示情報の順に、前記記憶装置
に対する処理を実行する工程とを有することを特徴とし
ている。
【0011】請求項5記載の本発明に係る動作記録方法
は、バス上に接続された複数のプロセッサの動作記録情
報を前記バスを通じて前記記憶装置に記録する動作記録
方法において、前記複数のプロセッサのうち、任意の一
つのプロセッサが前記動作記録情報を前記記憶装置に記
録する上での記録開始指示、記録停止指示、採取指示の
うち、いずれか一つの指示情報を前記バス上の前記所望
のプロセッサに発行する工程と、前記バスを通じて自身
宛ての指示情報を受信する工程と、受信された指示情報
の種別に応じて、前記記憶装置に対する処理を実行する
工程とを有することを特徴としている。
【0012】請求項6記載の本発明に係る動作記録方法
は、バス上に接続された複数のプロセッサが、システム
制御装置を通じて記憶装置に各プロセッサの動作記録情
報を記録する動作記録方法において、前記複数のプロセ
ッサのうち、任意の一つのプロセッサが、前記動作記録
情報を前記記憶装置に記録する所望のプロセッサの情報
とそのプロセッサに割込みをかける時刻情報とを前記シ
ステム制御装置に送信する工程と、前記システム制御装
置が前記バスを通じて各プロセッサの情報と時刻情報と
を受信する工程と、時刻を計時する工程と、計時された
時刻が割込みをかける時刻になった場合、対応するプロ
セッサに割込みをかける工程と前記システム制御装置か
ら前記バスを通じて割込みがあったプロセッサが、前記
記憶装置に対する自身の動作記録情報の書込み処理ある
いはデータ採取処理を実行する工程とを有することを特
徴としている。
【0013】請求項1、2、4、5記載の本発明は、バ
ス上に接続された複数のプロセッサの動作記録情報をバ
スを通じて主記憶装置に記録するマルチプロセッサ装置
において、複数のプロセッサのうち、任意の一つのプロ
セッサを選択し、動作記録情報を主記憶装置に記録する
上での指示命令を記録開始指示、記録停止指示、採取指
示の順に前記バス上の所望のプロセッサに発行する。さ
らバスを通じて自身宛て及び所望のプロセッサ宛ての指
示情報を受信する受信手段によって受信された指示命令
の順に、主記憶装置に記録する。
【0014】これによってマルチプロセッサ装置に異常
が発生した場合、指示命令を受信したプロセッサの動作
記録は、同時点におけるプロセッサ間の動作を表してい
るため、異常の原因解析作業が短縮できる。
【0015】請求項3,6記載の本発明は、バス上にシ
ステム制御装置とこのシステム制御装置に制御される複
数のプロセッサとを接続する一方、システム制御装置に
主記憶装置を接続し、各プロセッサの動作記録情報を時
刻制御によりバスおよびシステム制御装置を通じて主記
憶装置に記録する。
【0016】つまり複数のプロセッサのうち、任意の一
つのプロセッサは、動作記録情報を主記憶装置に記録す
る所望のプロセッサの情報とそのプロセッサに割込みを
かける時刻情報とを送信する。
【0017】これによってマルチプロセッサ装置に異常
が発生し、原因を調査する場合、例えばいくつか予想さ
れる発生時刻の動作記録が容易に採取できる。また時系
列で複数のプロセッサの動作を確認することもできる。
【0018】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
【0019】図1は本発明の全体の構成を表すをブロッ
ク図である。
【0020】同図に示すように、このマルチプロセッサ
装置は、バス上に接続された複数のプロセッサ1のロケ
ーショントレース情報をバスを通じて主記憶装置2に記
録し、複数のプロセッサ1のうち、任意の一つのプロセ
ッサが、ロケーショントレース情報を主記憶装置2に記
録する上での指示情報を記録開始指示、記録停止指示、
採取指示の順にバス上の所望のプロセッサに指示を発行
する。
【0021】さらに、バスを通じて自身宛ての指示情報
を受信し、受信された指示情報の順に、主記憶装置2に
対する処理を実行する。
【0022】また、このマルチプロセッサ装置は、各プ
ロセッサのロケーショントレース情報をバスおよびシス
テム制御装置3を通じて主記憶装置2に記録し、複数の
プロセッサ1のうち、任意の一つのプロセッサがロケー
ショントレース情報を主記憶装置2に記録する所望のプ
ロセッサの情報と、そのプロセッサに割込みをかける時
刻情報とを送信する。
【0023】本発明請求項1に関する具体的な動作を、
図2の構成図及び図3のフローチャートを使って説明す
る。
【0024】ます、トレース開始命令が発行された場合
について述べる。図2に示す通り複数のプロセッサから
任意に選択された1つのプロセッサ(ここでは0とす
る)は、内在するプログラム0Aからシステム制御装置
3を経由し(矢印20)、各プロセッサ(0〜n)に対
してトレース開始命令を発行する(ステップ350)
(矢印21)。
【0025】そしてプロセッサ0は、受信側の各プロセ
ッサ(0〜n)トレース開始命令受け取り完了通知が戻
ってくるまで受信待ち状態が続く(ステップ351)。
【0026】各プロセッサ(0〜n)完了通知を受け取
ったら発信側のプロセッサ0は処理を終了する(ステッ
プ352)。
【0027】トレース開始命令の受信側では、各プロセ
ッサ(0〜n)が割込みを認識し(ステップ30)、割
込み直前のレジスタの値と戻り先(戻り番地)を保持す
る(ステップ31)。そして各プロセッサ(0〜n)の
命令による信号をシステム制御装置3経由で読み込んだ
ら(ステップ32)、命令の内容をチェックし(ステッ
プ33)、命令がトレース開始か、トレース停止か、ダ
ンプの実行かを判別し(ステップ34)、ロケーション
トレース情報の保持を開始する(ステップ35)。その
後、発信側のプロセッサ0に命令受け取り完了通知を返
信して(ステップ38)、割り込み元に戻りステップ3
1で保持したレジスタの値を元に戻す(ステップ3
9)。
【0028】続いて発信側のプロセッサより、トレース
停止命令が発行された場合について述べる。図2に示す
通り複数のプロセッサから任意に選択された1つのプロ
セッサ(ここでは0とする)は、内在するプログラム0
Aからシステム制御装置3を経由し(矢印20)、各プ
ロセッサ(0〜n)に対してトレース停止命令を発行す
る(ステップ360)(矢印21)。
【0029】そしてプロセッサ0は、各プロセッサ(0
〜n)トレース停止命令受け取り完了通知が戻ってくる
まで受信待ち状態が続く(ステップ361)。
【0030】各プロセッサ(0〜n)完了通知を受け取
ったら発信側のプロセッサ0は処理を終了する(ステッ
プ362)。
【0031】トレース停止命令の受信側では、各プロセ
ッサ(0〜n)が割込みを認識し(ステップ30)、割
込み直前のレジスタの値と戻り先(戻り番地)を保持す
る(ステップ31)。そして各プロセッサ(0〜n)の
命令による信号をシステム制御装置3経由で読み込んだ
ら(ステップ32)、命令の内容をチェックし(ステッ
プ33)、命令がトレース開始か、トレース停止か、ダ
ンプの実行かを判別し(ステップ34)、ロケーション
トレース情報の保持を停止する(ステップ36)。その
後、発信側のプロセッサ0に命令受け取り完了通知を返
信して(ステップ38)、割り込み元に戻りステップ3
1で保持したレジスタの値を元に戻す(ステップ3
9)。
【0032】さらに発信側のプロセッサより、ダンプ実
行命令が発行された場合について述べる。図2に示す通
り複数のプロセッサから任意に選択された1つのプロセ
ッサ0は、内在するプログラム0Aからシステム制御装
置3を経由し(矢印20)、各プロセッサ(0〜n)に
対してダンプ実行命令を発行する(ステップ370)
(矢印21)。
【0033】そしてプロセッサ0は、各プロセッサ(0
〜n)ダンプ実行命令受け取り完了通知が戻ってくるま
で受信待ち状態が続く(ステップ371)。
【0034】各プロセッサ(0〜n)完了通知を受け取
ったら発信側のプロセッサ0は処理を終了する(ステッ
プ372)。
【0035】ダンプ実行命令の受信側では、各プロセッ
サ(0〜n)が割込みを認識し(ステップ30)、割込
み直前のレジスタの値と戻り先(戻り番地)を保持して
おく(ステップ31)。そして、各プロセッサ(0〜
n)がプロセッサ0からの命令による信号をシステム制
御装置3経由で読み込んだら(ステップ32)、命令の
内容をチェックし(ステップ33)、命令がトレース開
始か、トレース停止か、ダンプの実行かを判別し(ステ
ップ34)、ロケーショントレース情報を主記憶装置2
上に出力する(ステップ37)。その後、発信側のプロ
セッサ0に命令受け取り完了通知を返信して(ステップ
38)、割り込み元に戻りステップ31で保持したレジ
スタの値を元に戻す(ステップ39)。
【0036】さらに本発明請求項2に関する具体的な動
作を、図2の構成図及び図4のフローチャートを使って
説明する。
【0037】図2に示す通り複数のプロセッサから任意
に選択された1つのプロセッサ(ここでは0とする)
は、内在するプログラム0Aからシステム制御装置3を
経由し(矢印20)、各プロセッサ(0〜n)に対して
トレース開始、停止、ダンプ実行までを実行する命令を
発行する(ステップ450)(矢印21)。
【0038】命令の受信側では、各プロセッサ(0〜
n)が割込みを認識し(ステップ40)割込み直前のレ
ジスタの値と戻り先(戻り番地)を保持しておく(ステ
ップ41)。そして各プロセッサ(0〜n)がプロセッ
サ0からの命令による信号をシステム制御装置3経由で
読み込んだら(ステップ42)、命令の内容をチェック
し(ステップ43)、実行可能な命令か否かを判別し
(ステップ44)、ロケーショントレース情報の保持を
開始する(ステップ45)。その後、主記憶装置上への
ダンプ領域分(トレース情報を保持できる決められたメ
モリ容量分)のトレース情報を採取した後、トレース採
取を停止し(ステップ46)、ロケーショントレース情
報を主記憶装置2上にダンプする(ステップ47)。最
後に、割り込み元に戻りステップ41で保持したレジス
タの値を元に戻す(ステップ48)。
【0039】さらに本発明請求項3に関する具体的な動
作を、図2の構成図及び図5のフローチャートを使って
説明する。
【0040】図2に示す通り複数のプロセッサから任意
に選択された1つのプロセッサ(ここでは0とする)
は、内在するプログラム0Aからシステム制御装置3に
対し(矢印20)、各プロセッサ(0〜n)に時刻を指
定してトレース開始、停止、ダンプ実行までを実行する
命令を発行する(ステップ550)(矢印21)。
【0041】その際、システム制御装置3はプロセッサ
0から命令を送信するプロセッサと指定時刻の情報を保
持する(ステップ560)。そして指定時刻になった
ら、受信側のプロセッサに割り込み命令を発行する(ス
テップ561)。
【0042】命令の受信側では、各プロセッサ(0〜
n)が割込みを認識し(ステップ50)、割込み直前の
レジスタの値と戻り先(戻り番地)を保持しておく(ス
テップ51)。そして各プロセッサ(0〜n)の命令に
よる信号をシステム制御装置3経由で読み込んだら(ス
テップ52)、命令の内容をチェックし(ステップ5
3)、実行可能な命令か否かを判別し(ステップ5
4)、ロケーショントレース情報の保持を開始する(ス
テップ55)。その後、主記憶装置上へのダンプ領域分
(トレース情報を保持できる決められたメモリ容量分)
のトレース情報を採取した後、トレース採取を停止し
(ステップ56)、ロケーショントレース情報を主記憶
装置2上にダンプする(ステップ57)。最後に、割り
込み元に戻りステップ51で保持したレジスタの値を元
に戻す(ステップ58)。
【0043】また、時刻情報を利用した方法として、ト
レース情報を保持している(トレースを撮り続けてい
る)プロセッサに対して、任意の時刻にトレースを停止
し、それまで保持していたトレース情報を一斉にダンプ
出力させることも可能である。なお、上記実施形態で
は、制御命令を発行する1つの任意のプロセッサに対し
2つのプロセッサで実行させたが、この対応については
制御命令を発行する1つの任意のプロセッサに対し少な
くとも1つのプロセッサ、最大全プロセッサによって実
行が可能である。
【0044】
【発明の効果】以上詳述したように本発明によれば、バ
ス上に接続された複数のプロセッサのロケーショントレ
ース情報をバスを通じて主記憶装置に記録するマルチプ
ロセッサ装置は、ハード障害等の異常が発生した場合の
処理として、複数のプロセッサのうち任意の一つのプロ
セッサが、ロケーショントレース情報を主記憶装置に記
録する上で、記録開始指示、記録停止指示、採取指示を
バス上の所望のプロセッサに発行する手段を持つ。
【0045】これによって、異常時点における複数のプ
ロセッサの動作を、主記憶装置に出力された内容からプ
ロセッサ間を関連づけながら解析できる。例えば、ある
プロセッサが主記憶装置からデータを読み出す前に、他
のプロセッサが同一番地に書き込みを行ったとすれば、
読み出す側のプロセッサが期待値の異なる値を読み出し
てしまうためエラーが発生するといった事象の解析は、
プロセッサ間の読み込み、書き出しのトレース情報で明
確になる。
【0046】この結果、異常時の原因解析作業におい
て、原因となる可能性範囲を捉えやすくなり、対処が迅
速にできる。
【0047】また、場合によってはダンプ出力された情
報によって原因そのものを明確に判断できる。
【図面の簡単な説明】
【図1】本発明のマルチプロセッサ装置の構成を表わす
ブロック図である。
【図2】本発明のマルチプロセッサ装置の構成及び一実
施形態に係る命令の流れ表わす図である。
【図3】本発明の一実施形態に係るフローチャートであ
る。
【図4】本発明の一実施形態に係るフローチャートであ
る。
【図5】本発明の一実施形態に係るフローチャートであ
る。
【符号の説明】
1 プロセッサ 2 主記憶装置 3 システム制御装置 0A プログラム 20,21 指示命令発行

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 バス上に接続された複数のプロセッサの
    動作記録情報を前記バスを通じて前記記憶装置に記録す
    るマルチプロセッサ装置において、 前記複数のプロセッサのうち、任意の一つのプロセッサ
    は、 前記動作記録情報を前記記憶装置に記録する上での指示
    情報を記録開始指示、記録停止指示、採取指示の順に前
    記バス上の所望のプロセッサに発行する指示発行手段
    と、 前記バスを通じて自身宛ての指示情報を受信する受信手
    段と、 前記受信手段により受信された指示情報の順に、前記記
    憶装置に対する処理を実行する手段とを具備したことを
    特徴とするマルチプロセッサ装置。
  2. 【請求項2】 バス上に接続された複数のプロセッサの
    動作記録情報を前記バスを通じて前記記憶装置に記録す
    るマルチプロセッサ装置において、 前記複数のプロセッサのうち、任意の一つのプロセッサ
    は、 前記動作記録情報を前記記憶装置に記録する上での記録
    開始指示、記録停止指示、採取指示のうち、いずれか一
    つの指示情報を前記バス上の前記所望のプロセッサに発
    行する指示発行手段と、 前記バスを通じて自身宛ての指示情報を受信する受信手
    段と、 前記受信手段により受信された指示情報の種別に応じ
    て、前記記憶装置に対する処理を実行する手段とを具備
    したことを特徴とするマルチプロセッサ装置。
  3. 【請求項3】 バス上にシステム制御装置とこのシステ
    ム制御装置に制御される複数のプロセッサとを接続する
    一方、前記システム制御装置に前記記憶装置を接続し、
    前記各プロセッサの動作記録情報を前記バスおよび前記
    システム制御装置を通じて前記記憶装置に記録するマル
    チプロセッサ装置において、 前記複数のプロセッサのうち、任意の一つのプロセッサ
    は、 前記動作記録情報を前記記憶装置に記録する所望のプロ
    セッサの情報とそのプロセッサに割込みをかける時刻情
    報とを送信する手段と、 前記システム制御装置から前記バスを通じて割込みがあ
    った場合、前記記憶装置に対して自身の動作記録情報の
    書込み処理あるいは前記記憶装置からのデータ採取処理
    を実行する手段とを備え、 前記システム制御装置は、 時刻を計時する計時手段と、 前記バスを通じて各プロセッサの情報と時刻情報とを受
    信する受信手段と、 前記計時手段により計時された時刻が割込みをかける時
    刻になった場合、対応するプロセッサに割込みをかける
    手段とを具備したことを特徴とするマルチプロセッサ装
    置。
  4. 【請求項4】 バス上に接続された複数のプロセッサの
    動作記録情報を前記バスを通じて前記記憶装置に記録す
    る動作記録方法において、 前記複数のプロセッサのうち、任意の一つのプロセッサ
    が前記動作記録情報を前記記憶装置に記録する上での指
    示情報を記録開始指示、記録停止指示、採取指示の順に
    前記バス上の所望のプロセッサに発行する工程と、 前記バスを通じて自身宛ての指示情報を受信する工程
    と、 受信された指示情報の順に、前記記憶装置に対する処理
    を実行する工程とを有することを特徴とする動作記録方
    法。
  5. 【請求項5】 バス上に接続された複数のプロセッサの
    動作記録情報を前記バスを通じて前記記憶装置に記録す
    る動作記録方法において、 前記複数のプロセッサのうち、任意の一つのプロセッサ
    が前記動作記録情報を前記記憶装置に記録する上での記
    録開始指示、記録停止指示、採取指示のうち、いずれか
    一つの指示情報を前記バス上の前記所望のプロセッサに
    発行する工程と、 前記バスを通じて自身宛ての指示情報を受信する工程
    と、 受信された指示情報の種別に応じて、前記記憶装置に対
    する処理を実行する工程とを有することを特徴とする動
    作記録方法。
  6. 【請求項6】 バス上に接続された複数のプロセッサ
    が、システム制御装置を通じて記憶装置に各プロセッサ
    の動作記録情報を記録する動作記録方法において、 前
    記複数のプロセッサのうち、任意の一つのプロセッサ
    が、前記動作記録情報を前記記憶装置に記録する所望の
    プロセッサの情報とそのプロセッサに割込みをかける時
    刻情報とを前記システム制御装置に送信する工程と、 前記システム制御装置が前記バスを通じて各プロセッサ
    の情報と時刻情報とを受信する工程と、 時刻を計時する工程と、 計時された時刻が割込みをかける時刻になった場合、対
    応するプロセッサに割込みをかける工程と前記システム
    制御装置から前記バスを通じて割込みがあったプロセッ
    サが、前記記憶装置に対する自身の動作記録情報の書込
    み処理あるいはデータ採取処理を実行する工程とを有す
    ることを特徴とする動作記録方法。
JP10281742A 1998-10-02 1998-10-02 マルチプロセッサ装置および動作記録方法 Withdrawn JP2000112907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10281742A JP2000112907A (ja) 1998-10-02 1998-10-02 マルチプロセッサ装置および動作記録方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10281742A JP2000112907A (ja) 1998-10-02 1998-10-02 マルチプロセッサ装置および動作記録方法

Publications (1)

Publication Number Publication Date
JP2000112907A true JP2000112907A (ja) 2000-04-21

Family

ID=17643360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10281742A Withdrawn JP2000112907A (ja) 1998-10-02 1998-10-02 マルチプロセッサ装置および動作記録方法

Country Status (1)

Country Link
JP (1) JP2000112907A (ja)

Similar Documents

Publication Publication Date Title
JP3481737B2 (ja) ダンプ採取装置およびダンプ採取方法
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
JP2000112907A (ja) マルチプロセッサ装置および動作記録方法
JPH0981533A (ja) プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ
JPH0581087A (ja) プロセサのモニタ方式
JPH11119992A (ja) ファームウェアのトレース制御装置
JP4892406B2 (ja) 情報処理装置のトランザクション管理方法及び情報処理装置
JPS63118964A (ja) 情報処理装置
JPH11134261A (ja) 入出力制御装置
JPH0335327A (ja) 多数決障害処理装置
JP2665173B2 (ja) プロセッサトラップ回路
JPS6045853A (ja) 履歴診断方式
JP2510663B2 (ja) エラ―制御方式
JPH06266630A (ja) トレース機能付き入出力制御装置
JPH05257831A (ja) 入出力処理装置
JPS6074052A (ja) ヒストリ・メモリ制御方式
JPH09179835A (ja) 並列プロセッサシステム
JPH0736735A (ja) デバッグ装置
JPS6073756A (ja) プログラム・トレ−ス装置
JPH09325900A (ja) プログラム実行トレース装置
JPH01233532A (ja) マルチプロセッサシステムにおけるトレース制御方式
JPH03217947A (ja) 故障位置指摘方法
JPH05241852A (ja) 情報処理システムの割り込み発生装置
JPH0441380B2 (ja)
JPS6061839A (ja) 論理装置の故障診断処理方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110