JPH05241852A - 情報処理システムの割り込み発生装置 - Google Patents

情報処理システムの割り込み発生装置

Info

Publication number
JPH05241852A
JPH05241852A JP4075427A JP7542792A JPH05241852A JP H05241852 A JPH05241852 A JP H05241852A JP 4075427 A JP4075427 A JP 4075427A JP 7542792 A JP7542792 A JP 7542792A JP H05241852 A JPH05241852 A JP H05241852A
Authority
JP
Japan
Prior art keywords
circuit
monitoring
interrupt
control data
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4075427A
Other languages
English (en)
Inventor
Yoshiki Sudo
芳樹 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP4075427A priority Critical patent/JPH05241852A/ja
Publication of JPH05241852A publication Critical patent/JPH05241852A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 一連の状態変化の組合せにより割込み事象を
発生させることにより,割込み発生回数を削減させるこ
とにある。 【構成】 装置状態変化の監視を指定する監視制御デー
タが、中央処理装置の制御下で、書込み手段1を用いて
記憶回路2へ書込まれる。監視対象のレジスタ3の内容
は、マルチプレクサ4により選択され,記憶回路2から
読出された監視制御データと比較回路5で比較される。
複数件の監視制御データが記憶回路2に記憶できるの
で、状態制御回路6は一連の監視制御データの読出しを
制御するとともに、最終読出しであるか否かの判断をす
る。一連の装置状態変化の監視が完了すると、状態制御
回路6からの指示で割込み信号生成回路7は割込み要求
信号を出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は情報処理システムに関
し、特にその割込み発生装置に関する。
【0002】
【従来の技術】従来の割込み発生装置では、割込み要求
元の入出力制御装置に状態変化が発生すると、状態の変
化する毎に中央処理装置に割込み要求を行って割込み発
生要因の解析と、要因に対応した処理とを要求してい
る。
【0003】
【発明が解決しようとする課題】解決しようとする問題
は、入出力制御装置の状態変化毎に中央処理装置で1件
ずつ処理を実行しているため、中央処理装置での割込み
発生頻度が多く、また、割込み処理に費やされる処理時
間が長くなる点である。
【0004】
【課題を解決するための手段】本発明は、複数件の監視
制御データを予め記憶しておき、監視制御データと監視
対象レジスタ内容とを比較することにより複数組のデー
タの監視を連続して行い、状態変化が検出されたなら
ば、集約して割込み要求を発生させるように構成したこ
とを特徴とする。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。図1は、本発明による割込み発生装置の一実施例を
示すブロック図である。図1において、1は書込み手
段,2は記憶回路,3は入出力制御レジスタ,4はマル
チプレクサ,5は比較回路,6は状態制御回路,7は割
込み信号生成回路,8は割込み発生手段,9は読出し手
段,10は状態停止指示手段である。論理回路の状態変
化を割込み事象として監視するため、複数件の監視制御
データが記憶回路2に記憶される。記憶回路2への書込
みは、中央処理装置による入出力命令の実行により、書
込み手段1を動作させて実現可能となる。記憶回路2は
ファストインファストアウト(FIFO)形メモリとな
っていて、書込み順に読出しが可能である。
【0006】従って、記憶回路2から出力信号線22〜
24へは、最初に書き込まれたデータが最初に出力され
る。出力信号線22は監視制御データのレジスタアドレ
スを乗せ、出力信号線23はマスクデータを乗せ、出力
信号線24は比較データを乗せる。図は、記憶回路2に
格納される上記データの配置を示す説明図である。信号
線22上のレジスタアドレスは、マルチプレクサ4によ
って選択制御信号として使用され、状態変化の監視対象
となる入出力制御装置に対して、複数個の入出力制御レ
ジスタ3のひとつを選択する。
【0007】信号線24から比較回路5へ入力された比
較データと、マルチプレクサ4から信号線26上へ出力
された監視対象データとのあいだで、比較回路5によっ
て比較演算が行われる。信号線23上のマスクデータ
は、このとき、ビット単位に比較の有効/無効を指定す
る。信号線23上のマスクデータの指定によりレジスタ
3の全ビットではなく、監視に必要なビットだけを選択
することができる。比較回路5の比較演算により一致が
検出されると、信号線27上の一致信号が状態制御回路
6へ送られる。記憶回路2に記憶されている全ての監視
対象を監視し終えたならば、状態制御回路6は割込みを
要求するため、信号線29を介して割込み信号生成回路
7へ監視シーケンス終了信号を送り、信号線30上に割
込み要求信号を発生させる。
【0008】他方、監視が終了していない場合には、状
態制御回路6は信号線28を介して記憶回路2に対して
読出し指示信号を送る。これによって、状態制御回路6
は、次の監視制御データを信号線22〜24上に出力さ
せ、比較回路5で上記一致を見るまで、監視動作を最後
まで続けてゆく。信号線24上の比較データと、選択さ
れたレジスタ3のひとつとは比較回路5で順次、比較さ
れることは言うまでもない。
【0009】状態制御回路6は、記憶回路2へ記憶され
た監視制御データの件数を書込み手段1から信号線21
上に出力される書込み指示信号の発生件数を数えて求め
る。比較回路5で一致が検出されると、状態制御回路6
はカウントダウンを開始し、カウント値が0となれば割
込みを要求する。中央処理装置による入出力命令の実行
により、読出し手段9によって状態制御回路6の制御動
作内容が読み出される。また、中央処理装置による入出
力命令の実行により、状態停止指示手段10から状態提
示指示信号が信号線32上に出力され、状態制御回路6
によって監視制御データが送出される毎に監視動作を停
止したり、あるいは再開したりすることができる。
【0010】
【発明の効果】以上説明したように本発明は、レジスタ
アドレス,マスクデータおよび比較データを一組とした
複数組のデータを記憶しておき、監視するレジスタを選
択してレジスタ出力と比較データとを比較することによ
り、複数組の監視を連続して行い、監視の終了時に割込
み要求信号を出力するので、複数件の論理回路の状態変
化を集約させて割込みを要求することが可能となり、割
込み発生頻度を低下させ、中央処理装置の割込み処理時
間を短縮できる利点がある。
【図面の簡単な説明】
【図1】本発明による情報処理システムの割込み発生装
置の一実施例を示すブロック図である。
【図2】図1に示す記憶回路の記憶エリアを示す説明図
である。
【符号の説明】
1 書込み手段 2 記憶回路 3 入出力制御レジスタ 4 マルチプレクサ 5 比較回路 6 状態制御回路 7 割込み信号生成回路 8 割込み発生手段 9 読出し手段 10 状態停止指示手段 20〜32 信号線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数件の監視制御データを格納するため
    の記憶回路と、 中央処理装置からの書込み指示により前記記憶回路へ前
    記監視制御データを書き込むための書込み手段と、 前記監視制御データで示された状態変化監視対象を選択
    し、状態の一致を監視するための比較回路と、 前記記憶回路に格納された前記複数件の監視制御データ
    を順次、読み出して状態の一致を監視するための状態制
    御回路と、 前記状態変化監視対象を監視し終えたときに前記状態制
    御回路から発生した監視シーケンス終了信号により割込
    み要求信号を発生するための割込み信号生成回路とを備
    えた情報処理システムの割込み発生装置。
  2. 【請求項2】 前記比較回路は前記監視制御データの一
    部としてマスクデータを定義しておき、当該マスクデー
    タを入力することにより前記状態変化監視し対象の一部
    のビットを監視対象から除いて比較演算することができ
    るように構成した請求項1の情報処理システムの割込み
    発生装置。
  3. 【請求項3】 前記状態制御回路は制御動作内容を前記
    中央処理装置からの入出力命令により読出すための読出
    し手段と、 前記複数件の監視制御データを収集する動作を停止させ
    るか、あるいは前記動作を再開させるための状態停止指
    示手段とに接続できるように構成した請求項1の情報処
    理システムの割込み発生装置。
JP4075427A 1992-02-26 1992-02-26 情報処理システムの割り込み発生装置 Pending JPH05241852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4075427A JPH05241852A (ja) 1992-02-26 1992-02-26 情報処理システムの割り込み発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4075427A JPH05241852A (ja) 1992-02-26 1992-02-26 情報処理システムの割り込み発生装置

Publications (1)

Publication Number Publication Date
JPH05241852A true JPH05241852A (ja) 1993-09-21

Family

ID=13575904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4075427A Pending JPH05241852A (ja) 1992-02-26 1992-02-26 情報処理システムの割り込み発生装置

Country Status (1)

Country Link
JP (1) JPH05241852A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238001A (ja) * 2008-03-27 2009-10-15 Texas Instr Japan Ltd コンピュータシステム
JP2013041402A (ja) * 2011-08-15 2013-02-28 Fujitsu Semiconductor Ltd 半導体集積回路及び回路状態監視回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238001A (ja) * 2008-03-27 2009-10-15 Texas Instr Japan Ltd コンピュータシステム
JP2013041402A (ja) * 2011-08-15 2013-02-28 Fujitsu Semiconductor Ltd 半導体集積回路及び回路状態監視回路

Similar Documents

Publication Publication Date Title
RU2137182C1 (ru) Выполнение инструкции обработки данных
JPH05241852A (ja) 情報処理システムの割り込み発生装置
JPH04302035A (ja) 割り込み制御装置
JP2970082B2 (ja) 仮想クラスタ間通信処理装置
JP2846760B2 (ja) プログラマブルコントローラ
JPH08171504A (ja) エミュレ−ション装置
JP2507634B2 (ja) 情報処理装置
JP2978626B2 (ja) Dmaコントローラ
JP2923869B2 (ja) イベント入力回路
JPH08137703A (ja) タスク切替装置
JPH10240571A (ja) アドレストレース回路
JP2665173B2 (ja) プロセッサトラップ回路
JPS59200356A (ja) プログラムトレ−ス方式
JPH11338712A (ja) 割込順序保存回路
JPH0644193A (ja) I/oレジスタアクセス方式
JPH07319777A (ja) メモリ制御装置
JP3042034B2 (ja) 障害処理方式
JPS6217842A (ja) プログラム管理方法
JPH02183342A (ja) 割込み制御装置
JPS59117645A (ja) 計算機システムの試験方法
JPS62293452A (ja) メモリic診断回路
JPH01197860A (ja) メモリ故障検出回路
JPH02291031A (ja) マイクロコンピュータ開発支援装置
JPH0417530B2 (ja)
JPH0668015A (ja) アサイン情報保持回路