JPH02291031A - マイクロコンピュータ開発支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータの開発支援装置に関す
る。より詳細には、複数のプログラム単位（以後タスク
と記す）を時分割により見掛け上同時に実行する（以後
マルチタスクと記す）機能．を有するマイクロコンピュ
ータを対象とした開発支援装置に関する。

従来の技術 マイクロコンピュー．夕開発支援装置は、一般にユーザ
システムの擬似的な実行を行って、回路の動作状態、機
能等を検査する。このため、マイクロコンピュータがあ
る程度の処理を行ったところで、処理状態の確認等のた
めにその処理を中断（以後ブレイクと記す）させる必要
がある。

従来のマイクロコンピュータ開発支援装置は、単にマイ
クロコンピュータの処理の実行アドレスとそれに伴う各
種情報の検出とによってブレイクを行っていた。

第２図に、従来のマイクロコンピュータ開発支援装置の
基本的な概念図を示す。第２図に示したマイクロコンピ
ュータ開発支援装置は、マイクロコンピュータ２０１よ
り出力される各種制御信号２０２を入力とし、制御信号
２０２の組合せによりブレイク信号を出力するブレイク
条件検出回路２０５　とブレイク条件検出回路２０５よ
り出力されるブレイク信号を入力としてマイクロコンピ
ュータをブレイク状態に遷移させる制御部２０６とを具
備する。マイクロコンピュータシステムの開発に際して
は、ブレイク条件検出回路２０５に外部より事前に条件
を設定した後、マイクロコンピュータ２０１　ｉ：ｌｌ
用のプロクラムを実行させる。マイクロコンピュータ２
０１がプログラムを実行中に、制御信号２０２がブレイ
ク条件検出回路２０５に設定した条件を満たすと、ブレ
イク条件検出回路２０５はブレイク信号を制御部２０６
へ出力し、制御部２０６はその信号に対応してマイクロ
コンピュータをブレイク状態に遷移させる。

発明が解決しようとする課題 上述した従来のマイクロコンピューク開発支援装置では
、開発を行うマイクロコンピュータがマルチタスク機能
を有する場合でも、特定のタスクのみを認識することが
できない。そのため、仮想記憶管理機能を有するマイク
ロコンピュータの開発が効率よく行えない。

例えば、同時に実行される複数のタスクが同一の仮想ア
ドレスを有するシステムでは、その仮想アドレスにフレ
イクの設定をすると、全てのタスクが該当するアドレス
でブレイクされる。

また、一般に物理アドレスと仮想アドレスとの間の関係
は、一定でなく仮想記憶管理状態により刻々変化する。

従って、メモリの物理アドレスに排他的に配置された複
数のタスクに対し、物理アｌ・レスを指定してブレイク
を設定すると、特定の限定された条件でのみしか有効で
なくなる。

そこで本発明の目的は、上記従来技術の問題点を解決し
た、マルチタスク機能を有ずるマイクロコンピュータの
開発が高効率で行なえる、マイクロコンピュータ開発支
援装置を提供することにある。

課題を解決するための手段 本発明に従うと、複数のプログラム単位を時分割によっ
て見掛け上同時に実行する機能を有するマイクロコンピ
ュータの開発支援装置において、前記マイクロコンピュ
ータが現在処理中のプログラム単位を識別する情報を保
持する保持手段と、実行中のプロクラムを監視して前記
マイクロコンピ二ータの動作を制御する制御手段と、前
記保持手段に保持されている情報が示すプログラム単位
の実行中のみ前記制御手段による前記マイクロコンピュ
ータの処理の中断を可能にする手段とを具備することを
特徴とするマイクロコンピュータ開発支援装置が提供さ
れる。

作用 本発明のマイクロコンピュータ開発支援装置は、マイク
ロコンピュータが現在実行中のタスクを識別する情報を
保持する保持手段と、実行中のプログラムを監視してマ
イクロコンピュータの動作を制御する制御手段と、前記
保持手段に保持されている情報が示すプログラム単位の
実行中のみ前記制御手段による前記マイクロコンピュー
タの処理の中断を可能にする手段とを具備することを主
要な特徹とする。従来のマイクロコンピュータ開発支援
装置と異なり、タスクごとにブレイクさせることが可能
なので、効率よくマルチタスクマイクロコンピュークシ
ステムを開発できる。

以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。

実施例 第１図に、本発明のマイクロコンピュータ開発支援装置
の基本的な概念図を示す。第１図のマイクロコンピュー
タ開発支援装置は、第２図に示した従来のマイクロコン
ピュータ開発支援装置に、マイクロコンピュータ１０１
から出力される制御信号１０２のうちのタスクの識別情
報信号およびタスク切り替え通知信号１０３を入力とし
てタスク識別情報を保持するタスク情報保持回路１０４
が付加されている。また、それに伴いブレイク条件検出
回路１０５が変更されている。すなわち、本実施例のマ
イクロコンビ二一タ開発支援装置において、ブレイク条
件検出回路１０５は、制御信号１０２およびタスク情報
保持回路１０４より出力されるタスク識別情報を人力と
し、ブレイク条件を検出してブレイク信号を出力する。

制御部１０６は、ブレイク条件検出回路１０５より出力
されるブレイク信号を入力し、マイクロコンピュータを
ブレイク状態に遷移させる。

次に上記のマイクロコンピュータ開発支援装置の動作の
詳細を説明する。最初、ブレイク条件検出回路１０５に
、外部より事前に条件を設定した後、マイクロコンピュ
ータ１０１に開発用プログラムの実行を開始させる。こ
のときブレイク条件検出回路１０５には、ブレイクする
タスクの条件も設定しておく。制御信号１０２がブレイ
ク条件検出回路１０５に設定された条件を満たし、さら
にタスク情報保持回路１０４より出力されているタスク
識別情報とブレイク条件検出回路１０５へ設定されたタ
スクの条件が一致する場合は、ブレイク条件検出回路１
０５から制御部１０６ヘブレイク信号が出力され、装置
はブレイクする。制御信号１０２がブレイク条件検出回
路１０５に設定された条件を満たしても、タスク情報保
持回路１０４が出力しているタスク識別情報とブレイク
条件検出回路１０５へ設定されたタスクの条件とが一致
しない場合は、ブレイク条件検出回路１０５はブレイク
信号を出力しない。タスク情報保持回路１０４の出力す
るタスク識別情報は、タスクが切り替わる度に新たに設
定されるため、常にその時点でのタスク状態を示してい
る。従って、ブレイク信号は、常に指定されたタスクの
実行中にのみ出力される。

実施例１ 第３図に、本発明のマイクロコンピュータ開発支援装置
のより具体的なブロック図を示す。第３のマイクロコン
ピュータ開発支援装置は、２進表示のタスク番号をタス
ク切り替え時にデータパスに出力するマイクロコンピュ
ータを対象とし、１個の仮想アドレスでブレイクさせる
機能を有する。

本実施例のマイクロコンピュータ開発支援装置では、マ
イクロコンピュータ３０１は、仮想アドレスハス３１２
およびデータバス３２２に各種信号を出力する。また、
マイクロコンピュータ３０１は、タスク切り替え時にバ
ス上のタスク番号を読み取るためのストローブ信号３０
３をタスク情報保持回路３０４へ出力する。本実施例で
は、タスク情報保持回路３０４は、タスク番号を保持す
るに必要十分なビット数を持ったラッチ回路で構成され
る。また、本実施例のマイクロコンピュータ開発支援装
置では、ブレイク条件検出回路は、それぞれ外部より設
定可能な、ブレイクさせるアドレスを保持するレジスタ
３１５およびブレイクさせるタスク番号を保持するレジ
スク３２５　と、仮想アドレスバス３１２の信号とアド
レス保持レジスタ３１５の内容とを比較するコンパレー
タ３３５と、タスク情報保持回路３０４が出力する信号
とタスク番号保持レジスタ３２５の内容とを比較するコ
ンパレータ３４５　と、コンパレータ３３５および３４
５の出力信号の論理積をとる回路３５５とで構成される
。制御回路３０６は、論理積回路３５５から出力される
ブレイク信号によりマイクロコンピュータをブレイクさ
せる。

次に、上記のマイクロコンピュータ開発支援回路の動作
の詳細を説明する。まず事前に外部よりアドレス保持レ
ジスタ３１５　にブレイクさせるアドレスを、また、タ
スク番号保持レジスタ３２５にブレイクさせるタスク番
号を書き込む。この後マイクロコンピュータに開発用プ
ログラムを実行させる。プログラム実行中、タスクが切
り替わる度にマイクロコンピュータ３０１からタスク番
号がデータバス３２２へ出力され、また、処理中のアド
レスが仮想アドレスバス３１２へ出力される。データパ
ス３２２へタスク番号が出力されると、現在処理中のタ
スク番号としてタスク情報保持回路３０４にラッチされ
る。タスク情報保持回路３０４にラッチされたタスク番
号が、タスク番号保持レジスク３２５に記憶されている
タスク番号と一致するとコンパレータ３４５から一致信
号が出力される。同様に仮想アトレスバス３１２へ出力
されたアドレスが、アドレス保持レジスタ３１５　に記
憶されているアドレスと一致すると、コンパレータ３３
５から一致信号が出力される。従って、ブレイクさせる
タスクの処理中にブレイクさせるアドレスに処理が達す
ると、論理積回路３５５よりブレイク信号が制御回路３
０６へ出力され、制御回路３０６はマイクロコンピュー
タをブレイク状態に遷移させる。

以上のように、本実施例のマイクロコンピュータ開発支
援装置では、任意のタスク番号に対応するタスクを任意
の１個の仮想アドレスでブレイクさせることが可能であ
る。

実施例２ 第４図に、本発明のマイクロコンピュータ開発支援装置
の他の実施例のブロック図を示す。本実施例のマイクロ
コンピュータ開発支援装置は、実施例１の装置を複数の
タスクに対して複数の仮想アドレスでブレイクできるよ
うに拡張したものである。以下、実施例１の装置との相
違点を中心に説明する。

第４図の装置において、マイクロコンピュータ４０１、
仮想アドレスバス４１２、データバス４２２、ストロー
ブ信号４０３、タスク情報保持回路４０４および制御回
路４０６はそれぞれ第３図のマイクロコンピュータ３０
１、仮想アドレスハス３１２、データハス３２２、スト
ローブ信号３０３、タスク情報保持回路３０４および制
御回路３０６　と全く等しい構成であるので説明を省略
する。本実施例のマイクロコンピュータ開発支援装置で
は、複数のブレイク検出回路４０５　、４１５〜４ｎ５
が並列に結ばれ、それぞれの出力は論理和回路４０７　
に人力される。このブレイク検出回路４０５　、４１５
〜４ｎ５；ま、第３図の装置のアドレス保持レジスタ３
１５、タスク番号保持レジスタ３２５、コンパレータ３
３５およひ３４５および論理積回路３５５を一体にまと
めたものである。

上記の論理和回路４０７の出力は、ブレイク制御回路４
０６に入力される。従って、本実施例のマイクロコンピ
ュータ開発支援回路では、最大上記のブレイク回路の個
数だけ独立して、マイクロコンピュータをブレイクさせ
るタスクおよびアドレスを設定することが可能である。

発明の効果 以上説明したように、本発明のマイクロコンピュータ開
発支援装置は、マルチタスク機能を有するマイクロコン
ピュータを対象とし、任意のタスクを任意のアドレスで
ブレイクさせることが可能である。従って、マイクロコ
ンピュータシステムの開発を効率よく行うことを実現す
るものである。

【図面の簡単な説明】

第１図は、本発明のマイクロコンピュータ開発支援装置
の基本的な概念図であり、 第２図は、従来のマイクロコンピュータ開発支援装置の
基本的な概念図であり、 第３図は、本発明のマイクロコンピュータ開発支援装置
の第１の実施例のブロソク図であり、第４図は、本発明
のマイクロコンピュータ開発支援装置の第２の実施例の
ブロック図である。 〔主な参照番号〕 １０１、２０１、３０１、４０１　　・・・マイクロコ
ンピュータ、 １０２　、２０２　　・・・制御信号、１０３　　・・
・タスク切り替え通知信号、１０４　　・・・タスク情
報保持回路、１０５　、２０５　　・・・ブレイク条件
検出回路、１０６　、２０６　、３０６　、４０６　　
・・・ブレイク制御部、 ３０３　　、４０３　　・　・　・ タスク切り替え用ストローブ信号、 、４０４　　・・・タスク番号保持回路、、４１２　　
・　・・仮想アドレスバス、、４２２　　・・・データ
パス、 ・・・アドレス保持レジスタ、 ・・・タスク番号保持レジスタ、 、３４５・ ・コンノ々レ 夕、 ・論理積回路、 、４ｌ５ 〜４ｎ５ ・ブレイク検出回路、 ・論理和回路

Claims (1)

【特許請求の範囲】
1. 複数のプログラム単位を時分割によって見掛け上同時に
   実行する機能を有するマイクロコンピュータの開発支援
   装置において、前記マイクロコンピュータが現在処理中
   のプログラム単位を識別する情報を保持する保持手段と
   、実行中のプログラムを監視して前記マイクロコンピュ
   ータの動作を制御する制御手段と、前記保持手段に保持
   されている情報が示すプログラム単位の実行中のみ前記
   制御手段による前記マイクロコンピュータの処理の中断
   を可能にする手段とを具備することを特徴とするマイク
   ロコンピュータ開発支援装置。