JPS63155330A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は割込み発生時のレジスタ退避・復帰機構の改善
を考督しｔマイクロプログ−ラム制御装置に関する。

（従来の技術〕 マイクロプログラム制御装置において割込みが発生し７
ｃ場合、その度毎にプログラムカウンタおよび汎用レジ
スタ群などのレジスタ群ヲ退避・復帰させる動作を行な
ってい九。そして汎用レジスタ群については、使用され
ているか。

未使用であるかにかかわらず、全ての汎用レジスタ群が
退避・復帰の対象となっていた。

（発明が解決しようとする問題点〕 通常、外部記憶装置に対するアクセスは２〜３クロツク
かかる。そのｔめ上述の従来のマイクロプログラム制御
装置では、割込み発生時のレジスタ群の退避・復帰に多
くの時間を要することとなり、特に割込みが頻繁に発生
するようなシステムでは、割込みによる退避・復帰に要
する時間がかなりのオーバーヘッドになるという欠点が
あつ之。

本発明の目的は、割込み発生時のレジスタ群の退避・復
帰に時間を要さず、オーバヘッドを減少させろことがで
きろマイクロプログラム制御装置を提供することにある
。

（問題点を解決する九めの手段） 前記目的を達成するｔめに本発明によるマイクロプログ
ラム制御装置は内部の汎用レジスタ群の各レジスタ対応
に、各レジスタにデータをセットさせるｔめに与えられ
るデータセット指示信号を検出する検出部と、前記検出
部でデータセット信号全検量したとき、データセット信
号が与えられ几レジスタ対応のビットがセットさせられ
るステータスレジスタと、前記ステータスレジスタの内
容をクリアする念めのマイクロ命令を具備し、タスクの
笑行開始時、前記マイクロ命令により前記ステータスレ
ジスタをクリアし、その後に割込みが発生したとき、前
記汎用レジスタ群以外のレジスタ群の内容については外
部記憶装置に退避し、汎用レジスタ群については前記セ
ットされ九ステータスレジスタ対応の汎用レジスタの内
容のみを退避し、割込み処理終了時はステータスレジス
タの内容の復帰を行ない、復帰されたステータスレジス
タのセットさｎ九ビット対応の汎用レジスタの内容を復
帰させるように構成しである。

（実　施　例） 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明によるマイクロプログラム制御装置の一
実施例を示すブロック図で、本発明に直接関連ある部分
を示す図である。第２図は第１因の回路において割込み
が発生した時に呼び出されろレジスタ退避ルーチンのフ
ローチャートの一部を示す図、第３図はその割込み処理
が終了し九時に呼び出づれろレジスタ復帰ルーチンのフ
ローチャートの一部を示す図である。

本実施例は、汎用レジスタ群１．汎用レジスタ群１の各
レジスタに対してセントされるデータセット指示信号を
生成するデータセット指示信号生成部２、データセット
指示信号生成部２より出される各汎用レジスタに対する
セット指示信号を検出する汎用レジスタ群使用状況検出
部４、各汎用レジスタ対応にビットが設けられ、汎用レ
ジスタ群使用状況検出部４が使用状況すなわちセット指
示信号を検出したとき、対応のビットが１にセットされ
ろステータスレジスタ３と、外部よりマイクロ命令を受
けろ信号ピン５、信号ビン５より入力されたマイクロ命
令を一時格納するマイクロ命令レジスタ６、内部データ
バス７、ステータスレジスタ３の内容など？受けとり、
その状況にし九がってブランチアドレスの生成を行なう
ブランチアドレス生成部８、ブランチアドレス生成部８
で生成されたアドレスを出力する信号ビン９、外部デー
タバスと信号のやりとりを行なう両方向性のデータピン
１０％およびプログラムカウンタ１１を含んでいる。

次に本実施例の動作について説明する。

まず１本マイクロプログラム制御装置においであるタス
クが起動されたとき、マイクロ命令を発行シてステータ
スレジスタ３をオールＯにクリアしておく。

以後、そのタスクの実行が進むにつれ汎用レジスタ群１
のうちいくつかのレジスタが使用されたとすると、その
レジスタに対してデータセット指示信号生成部２から送
出されたセット指示信号は汎用レジスタ群使用状況検出
部４で検出される。そして、ステータスレジスタ３の該
当するビットが１にセットされろ。このような状態で割
込みが発生したとすると、第２図に示すレジスタ退避ル
ーチン２１が起動されろ。

そして、まずプログラムカウンタ１１およびステータス
レジスタ３の内容がデータバス７およびデータビン１０
′Ｉｋ経由して図示しない外部の記憶装置に退避させら
れる。それからステータスレジスタ３の内容がデータバ
ス７を経由してアドレス生成部８へ転送されろことによ
システータスレジスタ３の内容による条件ブランチが行
なわれる。すなわちまず汎用レジスタＧＲＯの使用状況
を示すステータスピッ）Ｓｏｅ見て（ステップ２３）そ
れが１ならば汎用レジスタＧＲＯが使用中ということで
、その内容をデータバス７およびデータピン１０を通し
て外部の記憶装置に退避させる（ステップ２４）。ステ
ータスビットＳｏが０の場合は汎用レジスタＧＲＯの内
容の退避は行なわず、次のステータスピッ）８１の判定
に進む（ステップ２５）。以後同様の動作を行なうこと
により使用中の汎用レジスタの内容のみを退避する（ス
テップ２６〜２８）。

そして割込処理が終了すると次は第３図に示すレジスタ
復帰ルーチン３０が起動される。

このルーチンでは外部の記憶装置に退避していた内容が
データピン１０およびデータバス７を経由してプログラ
ムカウンタ１１およびステータスレジスタ３に復帰する
（ステップ３１）。

次に復帰されたステータスレジスタ３の内容に従って退
避の時と同様のレジスタ復帰処理が行なわれろ。すなわ
ちステータスビットＳｏｇ見て１ならば外部の記憶装置
に汎用レジスタＧＲＯの内容が退避されているので当該
内容がレジスタＧＲｏに復帰する（ステップ３３）。ス
テータスピントＳｏが０の場合は汎用レジスタＧＲＯへ
の復帰は行なわず、次のＦ３１の判定に進む（ステップ
３４）。このようにして、汎用レジスタ群１については
使用中のレジスタについてのみレジスタ退ｉ−復帰を行
なう。

（発明の効果） 以上、説明したように１本発明は各汎用レジスタの使用
状況を検出する使用状況検出部と、各汎用レジスタ群対
応にビットが設けられており、使用状況検出部が使用を
検出したとき、対応のビットが１に゛セットされろステ
ータスレジスタを設け、割込み発生時に退避・復帰を行
なうレジスタの数を最少限にするように構成されている
。

したがって、レジスタ群退避・復帰のオーバヘッドを少
なくでき、システム全体のパフォーマンスを向上させる
ことができろという効果がある。

【図面の簡単な説明】

第１図は本発明によるマイクロプログラム制御装置の一
笑施例を示すブロック図、第２図は第１図におけろレジ
スタ群退避ルーチンのフローチャートの一部を示す図、
第３図は同様に第１図におけろレジスタ群復帰ルーチン
のフローチャートの一部を示す図である。 １・・・汎用レジスタ群 ２・・・データセット指示信号生成部 ３・・・ステータスレジスタ ４・・・汎用レジスタ群使用状況検出部５・・・信号ビ
ン　　６・・・マイクロ命令レジスタ７・・・内部デー
タバス ８・・・ブランチアドレス生成部 ９・・・信号ピン　　　１０・・・データピン１１・・
・プログラムカウンタ 特許出願人　　日本電気株式会社 代理人　弁理士　井　ノ　ロ　　　　壽才１図 ニア２図　　　　　　２３図

Claims (1)

【特許請求の範囲】
1. 内部の汎用レジスタ群の各レジスタ対応に、各レジスタ
   にデータをセットさせるために与えられるデータセット
   指示信号を検出する検出部と、前記検出部でデータセッ
   ト信号を検出したとき、データセット信号が与えられた
   レジスタ対応のビットがセットさせられるステータスレ
   ジスタと、前記ステータスレジスタの内容をクリアする
   ためのマイクロ命令を具備し、タスクの実行開始時、前
   記マイクロ命令により前記ステータスレジスタをクリア
   し、その後に割込みが発生したとき、前記汎用レジスタ
   群以外のレジスタ群の内容については、外部記憶装置に
   退避し、汎用レジスタ群については前記セットされたス
   テータスレジスタ対応の汎用レジスタの内容のみを退避
   し、割込み処理終了時はステータスレジスタの内容の復
   帰を行ない、復帰されたステータスレジスタのセットさ
   れたビット対応の汎用レジスタの内容を復帰させるよう
   に構成したことを特徴とするマイクロプログラム制御装
   置。