JP2002312072A - 情報処理装置及びアドインボードリセット方法 - Google Patents
情報処理装置及びアドインボードリセット方法Info
- Publication number
- JP2002312072A JP2002312072A JP2001113705A JP2001113705A JP2002312072A JP 2002312072 A JP2002312072 A JP 2002312072A JP 2001113705 A JP2001113705 A JP 2001113705A JP 2001113705 A JP2001113705 A JP 2001113705A JP 2002312072 A JP2002312072 A JP 2002312072A
- Authority
- JP
- Japan
- Prior art keywords
- board
- add
- reset
- information processing
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 情報処理装置の電源を再投入することなくア
ドインボードをリセットすることを目的とする。 【解決手段】 リセット検出手段１１は、アドインボー
ド１４によるハングアップ状態を検出したとき、拡張バ
ス１５ａ内に存在する未使用のアドレス空間に割り当て
られている記憶手段１２をセレクトする。同時に、リセ
ット検出手段１１は、アドインボードリセット信号を、
拡張バス１５ｂを介して記憶手段１２、論理和手段１
３、そしてアドインボード１４へと送る。アドインボー
ド１４は、このアドインボードリセット信号によりリセ
ットされる。
ドインボードをリセットすることを目的とする。 【解決手段】 リセット検出手段１１は、アドインボー
ド１４によるハングアップ状態を検出したとき、拡張バ
ス１５ａ内に存在する未使用のアドレス空間に割り当て
られている記憶手段１２をセレクトする。同時に、リセ
ット検出手段１１は、アドインボードリセット信号を、
拡張バス１５ｂを介して記憶手段１２、論理和手段１
３、そしてアドインボード１４へと送る。アドインボー
ド１４は、このアドインボードリセット信号によりリセ
ットされる。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置及びア
ドインボードリセット方法に関し、特にアドインボード
をリセットする情報処理装置及びアドインボードリセッ
ト方法に関する。
ドインボードリセット方法に関し、特にアドインボード
をリセットする情報処理装置及びアドインボードリセッ
ト方法に関する。
【０００２】
【従来の技術】パーソナルコンピュータなどの情報処理
装置では、一般的にＣＰＵと拡張スロット、各種コント
ローラなどを結ぶ規格化された拡張バスを備えている。
この規格化された拡張バスの例としてＩＳＡ（Industri
al Standard Architecture）バスがある。一般に使用さ
れているパーソナルコンピュータのＰＣ／ＡＴの本体内
に標準的に組み込まれているシステム構成の機能や性能
を向上させる目的で、ＬＡＮボードやＳＣＳＩボードな
どのアドインボードがこのＩＳＡバスに接続される。
装置では、一般的にＣＰＵと拡張スロット、各種コント
ローラなどを結ぶ規格化された拡張バスを備えている。
この規格化された拡張バスの例としてＩＳＡ（Industri
al Standard Architecture）バスがある。一般に使用さ
れているパーソナルコンピュータのＰＣ／ＡＴの本体内
に標準的に組み込まれているシステム構成の機能や性能
を向上させる目的で、ＬＡＮボードやＳＣＳＩボードな
どのアドインボードがこのＩＳＡバスに接続される。
【０００３】ところで、ＩＳＡバスに接続されるアドイ
ンボードをリセットするには、ＩＳＡバスにＲＥＳＥＴ
ＤＲＶ信号を出力し、アドインボードをリセットする。
ここで、図６にＰＣ／ＡＴとＩＳＡバスとアドインボー
ドの概略構成図を示す。電源４のスイッチ投入時に、電
源４からＰＯＷＥＲ−ＧＯＯＤ信号と呼ばれる信号が出
力される。このＰＯＷＥＲ−ＧＯＯＤ信号はインバータ
３により反転し、ＰＣ／ＡＴ１に搭載されているＣＰＵ
２に送られる。同時にＩＳＡバス５にもＲＥＳＥＴＤＲ
Ｖ信号として送られる。アドインボード６は、このＩＳ
Ａバス５により送られたＲＥＳＥＴＤＲＶ信号によりリ
セットする。
ンボードをリセットするには、ＩＳＡバスにＲＥＳＥＴ
ＤＲＶ信号を出力し、アドインボードをリセットする。
ここで、図６にＰＣ／ＡＴとＩＳＡバスとアドインボー
ドの概略構成図を示す。電源４のスイッチ投入時に、電
源４からＰＯＷＥＲ−ＧＯＯＤ信号と呼ばれる信号が出
力される。このＰＯＷＥＲ−ＧＯＯＤ信号はインバータ
３により反転し、ＰＣ／ＡＴ１に搭載されているＣＰＵ
２に送られる。同時にＩＳＡバス５にもＲＥＳＥＴＤＲ
Ｖ信号として送られる。アドインボード６は、このＩＳ
Ａバス５により送られたＲＥＳＥＴＤＲＶ信号によりリ
セットする。
【０００４】このように、従来においてアドインボード
６をリセットするには、ＰＣ／ＡＴ１の電源４を再投入
してアドインボード６にリセット信号を送りリセットを
行っていた。
６をリセットするには、ＰＣ／ＡＴ１の電源４を再投入
してアドインボード６にリセット信号を送りリセットを
行っていた。
【０００５】
【発明が解決しようとする課題】しかしながら、ＰＣ／
ＡＴが正常な状態にあるにもかかわらず、アドインボー
ドのみがソフトウェア的及びハードウェア的にハングア
ップし、復旧不能な状態になったとき、ＰＣ／ＡＴを含
む全体の電源を再投入してアドインボードを復旧しなけ
ればならないという問題点があった。
ＡＴが正常な状態にあるにもかかわらず、アドインボー
ドのみがソフトウェア的及びハードウェア的にハングア
ップし、復旧不能な状態になったとき、ＰＣ／ＡＴを含
む全体の電源を再投入してアドインボードを復旧しなけ
ればならないという問題点があった。
【０００６】本発明はこのような点に鑑みてなされたも
のであり、電源を再投入することなく、アドインボード
をリセットする情報処理装置及びアドインボードリセッ
ト方法を提供することを目的とする。
のであり、電源を再投入することなく、アドインボード
をリセットする情報処理装置及びアドインボードリセッ
ト方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明では上記問題を解
決するために、拡張バスに接続するアドインボードをリ
セットする情報処理装置において、前記アドインボード
のハングアップ状態を検出し、アドインボードリセット
信号を出力するリセット検出手段と、前記拡張バス内に
存在する未使用である任意のＩ／Ｏアドレス空間に割り
当てられ、前記アドインボードリセット信号を記憶する
記憶手段と、前記アドインボードリセット信号と、拡張
バスの初期リセット信号との論理和演算する論理和手段
とを有することを特徴とする情報処理装置が提供され
る。
決するために、拡張バスに接続するアドインボードをリ
セットする情報処理装置において、前記アドインボード
のハングアップ状態を検出し、アドインボードリセット
信号を出力するリセット検出手段と、前記拡張バス内に
存在する未使用である任意のＩ／Ｏアドレス空間に割り
当てられ、前記アドインボードリセット信号を記憶する
記憶手段と、前記アドインボードリセット信号と、拡張
バスの初期リセット信号との論理和演算する論理和手段
とを有することを特徴とする情報処理装置が提供され
る。
【０００８】このような構成の情報処理装置によれば、
アドインボードのハングアップ状態を検出し、記憶手段
にアドインボードリセット信号を送り、アドインボード
をリセットする。
アドインボードのハングアップ状態を検出し、記憶手段
にアドインボードリセット信号を送り、アドインボード
をリセットする。
【０００９】また、上記の課題を解決するために、ＩＳ
Ａバスに接続するアドインボードをリセットするアドイ
ンボードリセット方法において、前記アドインボードの
ハングアップ状態が連続した場合の数をカウントし、前
記カウント数が所定の回数以上のとき、アドインボード
を初期化し、前記アドインボードの初期化が連続して行
われた場合の回数をカウントし、前記初期化のカウント
数がある所定の回数以上のとき、前記アドインボードの
不良を検出することを特徴とするアドインボードリセッ
ト方法が提供される。
Ａバスに接続するアドインボードをリセットするアドイ
ンボードリセット方法において、前記アドインボードの
ハングアップ状態が連続した場合の数をカウントし、前
記カウント数が所定の回数以上のとき、アドインボード
を初期化し、前記アドインボードの初期化が連続して行
われた場合の回数をカウントし、前記初期化のカウント
数がある所定の回数以上のとき、前記アドインボードの
不良を検出することを特徴とするアドインボードリセッ
ト方法が提供される。
【００１０】このような手順のアドインボードリセット
方法によれば、アドインボードによるハングアップ状態
をカウントし、所定のカウント数でアドインボードを初
期化し、また、アドインボードの初期化の回数をカウン
トし、所定のカウント数でアドインボードの不良を検出
する。
方法によれば、アドインボードによるハングアップ状態
をカウントし、所定のカウント数でアドインボードを初
期化し、また、アドインボードの初期化の回数をカウン
トし、所定のカウント数でアドインボードの不良を検出
する。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図１は、本発明の情報処理
装置の動作原理を説明する原理構成図である。
を参照して詳細に説明する。図１は、本発明の情報処理
装置の動作原理を説明する原理構成図である。
【００１２】本発明に係る情報処理装置１０は、リセッ
ト検出手段１１と、記憶手段１２と、論理和手段１３
と、アドインボード１４と、拡張バス１５ａ、１５ｂ、
１５ｃ、１５ｄから構成される。
ト検出手段１１と、記憶手段１２と、論理和手段１３
と、アドインボード１４と、拡張バス１５ａ、１５ｂ、
１５ｃ、１５ｄから構成される。
【００１３】リセット検出手段１１は、アドインボード
１４からデータ出力のための割り込み信号が拡張バス１
５ｄを介して連続して出力された場合に、アドインボー
ド１４のハングアップ状態として検出する。リセット検
出手段１１は、ハングアップ状態を検出したとき、記憶
手段１２をセレクトする信号を拡張バス１５ａに出力
し、アドインボードリセット信号を、拡張バス１５ｂを
介して記憶手段１２に出力する。
１４からデータ出力のための割り込み信号が拡張バス１
５ｄを介して連続して出力された場合に、アドインボー
ド１４のハングアップ状態として検出する。リセット検
出手段１１は、ハングアップ状態を検出したとき、記憶
手段１２をセレクトする信号を拡張バス１５ａに出力
し、アドインボードリセット信号を、拡張バス１５ｂを
介して記憶手段１２に出力する。
【００１４】記憶手段１２は、拡張バス１５ａ内に存在
する未使用のＩ／Ｏアドレス空間に割り当てられる。記
憶手段１２は、拡張バス１５ｂを介してリセット検出手
段１１から送られてきたアドインボードリセット信号を
論理和手段１３に出力する。このとき、記憶手段１２
は、入力されたアドインボードリセット信号を所定の時
間保持し出力する。この保持時間は、アドインボード１
４がアドインボードリセット信号を認識できる最小の時
間を少なくとも有する。
する未使用のＩ／Ｏアドレス空間に割り当てられる。記
憶手段１２は、拡張バス１５ｂを介してリセット検出手
段１１から送られてきたアドインボードリセット信号を
論理和手段１３に出力する。このとき、記憶手段１２
は、入力されたアドインボードリセット信号を所定の時
間保持し出力する。この保持時間は、アドインボード１
４がアドインボードリセット信号を認識できる最小の時
間を少なくとも有する。
【００１５】論理和手段１３は、拡張バス１５ｃにより
送られる初期リセット信号と、記憶手段１２から出力さ
れたアドインボードリセット信号を論理和演算し、アド
インボード１４に出力する。ここで初期リセット信号と
は、図に示していないがリセット検出手段１１の電源か
ら出力される信号で、リセット検出手段１１の電源を投
入したとき拡張バス１５ｃを介して送られる。
送られる初期リセット信号と、記憶手段１２から出力さ
れたアドインボードリセット信号を論理和演算し、アド
インボード１４に出力する。ここで初期リセット信号と
は、図に示していないがリセット検出手段１１の電源か
ら出力される信号で、リセット検出手段１１の電源を投
入したとき拡張バス１５ｃを介して送られる。
【００１６】アドインボード１４は、リセット検出手段
１１から拡張バス１５ａに送られるセレクト信号により
セレクトされ、拡張バス１５ｂを介してリセット検出手
段１１とデータのやり取りを行う。アドインボード１４
は、リセット検出手段１１にデータを送れる状態になっ
たとき、拡張バス１５ｄを介して割り込み信号をリセッ
ト検出手段１１に出力する。リセット検出手段１１は、
この割り込み信号により、アドインボード１４にデータ
を読みにいく。アドインボード１４は、アドインボード
リセット信号、または初期リセット信号によりリセット
される。
１１から拡張バス１５ａに送られるセレクト信号により
セレクトされ、拡張バス１５ｂを介してリセット検出手
段１１とデータのやり取りを行う。アドインボード１４
は、リセット検出手段１１にデータを送れる状態になっ
たとき、拡張バス１５ｄを介して割り込み信号をリセッ
ト検出手段１１に出力する。リセット検出手段１１は、
この割り込み信号により、アドインボード１４にデータ
を読みにいく。アドインボード１４は、アドインボード
リセット信号、または初期リセット信号によりリセット
される。
【００１７】次に、情報処理装置１０の動作について説
明する。アドインボード１４が、リセット検出手段１１
にデータ送信が可能であることの割り込み信号を、拡張
バス１５ｄを介して常に出力し続けるとする。リセット
検出手段１１は、アドインボード１４がハングアップ状
態であると検出する。
明する。アドインボード１４が、リセット検出手段１１
にデータ送信が可能であることの割り込み信号を、拡張
バス１５ｄを介して常に出力し続けるとする。リセット
検出手段１１は、アドインボード１４がハングアップ状
態であると検出する。
【００１８】そこで、リセット検出手段１１は、拡張バ
ス１５ａを介して記憶手段１２をセレクトし、拡張バス
１５ｂを介してアドインボードリセット信号を送る。記
憶手段１２は、送られてきたアドインボードリセット信
号を所定時間保持し、論理和手段１３に出力する。
ス１５ａを介して記憶手段１２をセレクトし、拡張バス
１５ｂを介してアドインボードリセット信号を送る。記
憶手段１２は、送られてきたアドインボードリセット信
号を所定時間保持し、論理和手段１３に出力する。
【００１９】論理和手段１３は論理和演算により、記憶
手段１２から出力されたアドインボードリセット信号を
入力しアドインボード１４に出力する。また、リセット
検出手段１１の電源を投入したときに出力される、拡張
バス１５ｃを介して送られる初期リセット信号をアドイ
ンボード１４に出力しリセットする。
手段１２から出力されたアドインボードリセット信号を
入力しアドインボード１４に出力する。また、リセット
検出手段１１の電源を投入したときに出力される、拡張
バス１５ｃを介して送られる初期リセット信号をアドイ
ンボード１４に出力しリセットする。
【００２０】以上に示したように、情報処理装置１０
は、アドインボード１４がハングアップしてもリセット
検出手段１１の電源を再投入することなく、アドインボ
ード１４のみリセットし、初期化し直すことができる。
は、アドインボード１４がハングアップしてもリセット
検出手段１１の電源を再投入することなく、アドインボ
ード１４のみリセットし、初期化し直すことができる。
【００２１】図２は本発明の第一の実施の形態の回路図
である。図２に示す情報処理装置は、リセット検出手段
を構成するＰＣ／ＡＴのマザーボード２０と、ＣＰＵ２
１ａと、チップセット２１ｂと、インバータ２１ｃと、
ライザカード３０と、記憶手段であるＤフリップフロッ
プ回路３１ａと、論理和演算するＯＲ回路３１ｂと、ア
ドインボードであるＬＡＮボード４０と、ＬＡＮ制御Ｉ
Ｃ４１と、拡張バスであるＩＳＡバス５０ａ、５０ｂ、
５０ｃ、５０ｄと、ＰＣ／ＡＴの電源６０から構成され
る。
である。図２に示す情報処理装置は、リセット検出手段
を構成するＰＣ／ＡＴのマザーボード２０と、ＣＰＵ２
１ａと、チップセット２１ｂと、インバータ２１ｃと、
ライザカード３０と、記憶手段であるＤフリップフロッ
プ回路３１ａと、論理和演算するＯＲ回路３１ｂと、ア
ドインボードであるＬＡＮボード４０と、ＬＡＮ制御Ｉ
Ｃ４１と、拡張バスであるＩＳＡバス５０ａ、５０ｂ、
５０ｃ、５０ｄと、ＰＣ／ＡＴの電源６０から構成され
る。
【００２２】マザーボード２０は、ＣＰＵ２１ａと、チ
ップセット２１ｂと、インバータ２１ｃと、図には示さ
ないがその他の装置から構成される。ＣＰＵ２１ａは、
Ｄフリップフロップ回路３１ａ、ＬＡＮボード４０をセ
レクトする信号を、チップセット２１ｂを介してＩＳＡ
バス５０ａに出力する。ＣＰＵ２１ａは、セレクトした
Ｄフリップフロップ回路３１ａ、またはＬＡＮボード４
０とＩＳＡバス５０ｂを介してデータのやり取りを行
う。
ップセット２１ｂと、インバータ２１ｃと、図には示さ
ないがその他の装置から構成される。ＣＰＵ２１ａは、
Ｄフリップフロップ回路３１ａ、ＬＡＮボード４０をセ
レクトする信号を、チップセット２１ｂを介してＩＳＡ
バス５０ａに出力する。ＣＰＵ２１ａは、セレクトした
Ｄフリップフロップ回路３１ａ、またはＬＡＮボード４
０とＩＳＡバス５０ｂを介してデータのやり取りを行
う。
【００２３】チップセット２１ｂは、ＣＰＵ２１ａ、図
には示さないがメモリ、バスなどのデータのやり取りを
制御するために必要な複数のＬＳＩチップをまとめたも
のである。チップセット２１ｂは、ＣＰＵ２１ａと、Ｉ
ＳＡバス５０ａ、５０ｂ、５０ｃ、５０ｄと、その他の
装置との間でアドレス信号、データ信号、その他制御信
号のやり取りを行う。
には示さないがメモリ、バスなどのデータのやり取りを
制御するために必要な複数のＬＳＩチップをまとめたも
のである。チップセット２１ｂは、ＣＰＵ２１ａと、Ｉ
ＳＡバス５０ａ、５０ｂ、５０ｃ、５０ｄと、その他の
装置との間でアドレス信号、データ信号、その他制御信
号のやり取りを行う。
【００２４】ライザカード３０は、ＩＳＡボードやＰＣ
Ｉボードの拡張ボードを接続するためのスロットを集め
て搭載した基板である。また、Ｄフリップフロップ回路
３１ａと、ＯＲ回路３１ｂを搭載する。
Ｉボードの拡張ボードを接続するためのスロットを集め
て搭載した基板である。また、Ｄフリップフロップ回路
３１ａと、ＯＲ回路３１ｂを搭載する。
【００２５】Ｄフリップフロップ回路３１ａは、ＩＳＡ
バス５０ａのアドレス空間内に存在する未使用のＩ／Ｏ
アドレス空間に割り当てられる。Ｄフリップフロップ回
路３１ａは、ＣＰＵ２１ａによりセレクトされ、ＩＳＡ
バス５０ｂによって送られてきたアドインボードリセッ
ト信号をＯＲ回路３１ｂに出力する。
バス５０ａのアドレス空間内に存在する未使用のＩ／Ｏ
アドレス空間に割り当てられる。Ｄフリップフロップ回
路３１ａは、ＣＰＵ２１ａによりセレクトされ、ＩＳＡ
バス５０ｂによって送られてきたアドインボードリセッ
ト信号をＯＲ回路３１ｂに出力する。
【００２６】ＯＲ回路３１ｂは、ＩＳＡバス５０ｃを介
して送られるＲＥＳＥＴＤＲＶ信号と、Ｄフリップフロ
ップ回路３１ａから出力される信号を論理和演算し、Ｌ
ＡＮボード４０に出力する。ここでＲＥＳＥＴＤＲＶ信
号とは、ＰＣ／ＡＴの電源６０を投入したときＰＣ／Ａ
Ｔの電源６０から出力される初期リセット信号で、イン
バータ２１ｃにより反転し、ＩＳＡバス５０ｃに出力さ
れる。
して送られるＲＥＳＥＴＤＲＶ信号と、Ｄフリップフロ
ップ回路３１ａから出力される信号を論理和演算し、Ｌ
ＡＮボード４０に出力する。ここでＲＥＳＥＴＤＲＶ信
号とは、ＰＣ／ＡＴの電源６０を投入したときＰＣ／Ａ
Ｔの電源６０から出力される初期リセット信号で、イン
バータ２１ｃにより反転し、ＩＳＡバス５０ｃに出力さ
れる。
【００２７】ＬＡＮボード４０は、ＬＡＮ制御ＩＣ４１
を備え、ＬＡＮとのデータの送受信を行うボードであ
る。ＬＡＮボード４０は、アドインボードリセット信
号、またはＲＥＳＥＴＤＲＶ信号によりリセットする。
ＬＡＮボード４０は、ＬＡＮからデータを受信すると、
ＣＰＵ２１ａにＩＳＡバス５０ｄを介して割り込み信号
を送る。そして、この割り込み信号により、ＣＰＵ２１
ａは、ＬＡＮボード４０が受信したデータを、ＩＳＡバ
ス５０ｂを介して読みに行く。
を備え、ＬＡＮとのデータの送受信を行うボードであ
る。ＬＡＮボード４０は、アドインボードリセット信
号、またはＲＥＳＥＴＤＲＶ信号によりリセットする。
ＬＡＮボード４０は、ＬＡＮからデータを受信すると、
ＣＰＵ２１ａにＩＳＡバス５０ｄを介して割り込み信号
を送る。そして、この割り込み信号により、ＣＰＵ２１
ａは、ＬＡＮボード４０が受信したデータを、ＩＳＡバ
ス５０ｂを介して読みに行く。
【００２８】次に、第一の実施の形態の動作について説
明する。図３に本発明の第一の実施の形態の動作手順を
示す。まず、ＣＰＵ２１ａは、様々な周辺装置、制御装
置などからの割り込みを待つ（Ｓ１）。
明する。図３に本発明の第一の実施の形態の動作手順を
示す。まず、ＣＰＵ２１ａは、様々な周辺装置、制御装
置などからの割り込みを待つ（Ｓ１）。
【００２９】次に、ＣＰＵ２１ａは割り込みがきたら、
その割り込み要因が何であるかを調べる（Ｓ２）。この
割り込み要因が、ＬＡＮボード４０からＣＰＵ２１ａへ
データを送信するための割り込みであれば、ＣＰＵ２１
ａは、ＬＡＮボード４０の受信バッファへデータを読み
に行く（Ｓ３）。割り込み要因がＬＡＮボード４０から
の割り込みでない場合は、ＣＰＵ２１ａは、その他の割
り込み処理へと進む。
その割り込み要因が何であるかを調べる（Ｓ２）。この
割り込み要因が、ＬＡＮボード４０からＣＰＵ２１ａへ
データを送信するための割り込みであれば、ＣＰＵ２１
ａは、ＬＡＮボード４０の受信バッファへデータを読み
に行く（Ｓ３）。割り込み要因がＬＡＮボード４０から
の割り込みでない場合は、ＣＰＵ２１ａは、その他の割
り込み処理へと進む。
【００３０】ここで、ＬＡＮボード４０が、ＣＰＵ２１
ａに割り込み信号を立て続けに送る状態になったとす
る。このとき、ＣＰＵ２１ａはＬＡＮボード４０による
割り込み処理を行い続け、他の処理を受け付けない状態
となる。そこで、ＣＰＵ２１ａは、ＬＡＮボード４０か
らの割り込みが連続して行われたときの回数をカウント
していき、そのカウント数が、例えば２０以上になると
（Ｓ４）、ＣＰＵ２１ａは、ＬＡＮボード４０がハング
アップ状態と判定し、Ｄフリップフロップ回路３１ａに
アドインボードリセット信号を送る（Ｓ５）。また、２
０回未満であれば、ハングアップ状態でないと判定し、
割り込み待ちへと遷移する（Ｓ１）。ＬＡＮボード４０
からの割り込みが連続にならなければ、カウント数は０
にリセットされる。
ａに割り込み信号を立て続けに送る状態になったとす
る。このとき、ＣＰＵ２１ａはＬＡＮボード４０による
割り込み処理を行い続け、他の処理を受け付けない状態
となる。そこで、ＣＰＵ２１ａは、ＬＡＮボード４０か
らの割り込みが連続して行われたときの回数をカウント
していき、そのカウント数が、例えば２０以上になると
（Ｓ４）、ＣＰＵ２１ａは、ＬＡＮボード４０がハング
アップ状態と判定し、Ｄフリップフロップ回路３１ａに
アドインボードリセット信号を送る（Ｓ５）。また、２
０回未満であれば、ハングアップ状態でないと判定し、
割り込み待ちへと遷移する（Ｓ１）。ＬＡＮボード４０
からの割り込みが連続にならなければ、カウント数は０
にリセットされる。
【００３１】ＣＰＵ２１ａがＤフリップフロップ回路３
１ａにアドインボードリセット信号を送った後（Ｓ
５）、Ｄフリップフロップ回路３１ａにリセット解除信
号を送り（Ｓ６）、リセット状態を解除する。このと
き、入力されたリセット信号を所定の時間保持した後、
リセット解除信号を出力する。この保持時間は、ソフト
ウェアタイマーなどで行い、ＬＡＮボード４０がアドイ
ンボードリセット信号を認識できる最小の時間を少なく
とも有する。
１ａにアドインボードリセット信号を送った後（Ｓ
５）、Ｄフリップフロップ回路３１ａにリセット解除信
号を送り（Ｓ６）、リセット状態を解除する。このと
き、入力されたリセット信号を所定の時間保持した後、
リセット解除信号を出力する。この保持時間は、ソフト
ウェアタイマーなどで行い、ＬＡＮボード４０がアドイ
ンボードリセット信号を認識できる最小の時間を少なく
とも有する。
【００３２】このアドインボードリセット信号によりＬ
ＡＮボード４０は、初期化処理を行う。またＣＰＵ２１
ａもＬＡＮボード４０に対して、必要な初期化処理を行
う（Ｓ７）。
ＡＮボード４０は、初期化処理を行う。またＣＰＵ２１
ａもＬＡＮボード４０に対して、必要な初期化処理を行
う（Ｓ７）。
【００３３】次に、初期化処理が連続して行われた場
合、この初期化処理の回数をカウントしていく。この初
期化のカウント数が、例えば５以上になるとＬＡＮボー
ド４０が不良であると判定し（Ｓ８）、例えばＰＣ／Ａ
Ｔのディスプレイ上にＬＡＮボード４０が不良であるこ
とを表示する（Ｓ９）。また、５回未満であれば、ＬＡ
Ｎボード４０は不良でないと判定し、割り込み待ちへと
遷移する（Ｓ１）。初期化処理が連続して行われなかっ
た場合は、カウント数は０にリセットされる。
合、この初期化処理の回数をカウントしていく。この初
期化のカウント数が、例えば５以上になるとＬＡＮボー
ド４０が不良であると判定し（Ｓ８）、例えばＰＣ／Ａ
Ｔのディスプレイ上にＬＡＮボード４０が不良であるこ
とを表示する（Ｓ９）。また、５回未満であれば、ＬＡ
Ｎボード４０は不良でないと判定し、割り込み待ちへと
遷移する（Ｓ１）。初期化処理が連続して行われなかっ
た場合は、カウント数は０にリセットされる。
【００３４】上記説明では、受信バッファリードの処理
回数をカウントする回数を２０以上としたが（Ｓ４）、
ＬＡＮボード４０の受信データレングス長などやその他
の状況において適切な回数を設定する。また、ＬＡＮボ
ードの連続初期化回数をカウントする回数を５以上とし
たが（Ｓ８）、この回数は、複数回以上の回数で任意の
回数であればよい。
回数をカウントする回数を２０以上としたが（Ｓ４）、
ＬＡＮボード４０の受信データレングス長などやその他
の状況において適切な回数を設定する。また、ＬＡＮボ
ードの連続初期化回数をカウントする回数を５以上とし
たが（Ｓ８）、この回数は、複数回以上の回数で任意の
回数であればよい。
【００３５】また、記憶手段をＤフリップフロップ回路
としたが、信号の状態を保持できるその他の回路であっ
てもよい。また、ＬＡＮボード４０の初期化処理におい
て（Ｓ７）、ＰＣ／ＡＴアーキテクチャーにおけるＰＣ
／ＡＴ内部に存在する自己リセットレジスタに初期化す
るようにデータを書き込んで、ＰＣ／ＡＴシステム全体
を初期化することによりＬＡＮボード４０を初期化でき
る。
としたが、信号の状態を保持できるその他の回路であっ
てもよい。また、ＬＡＮボード４０の初期化処理におい
て（Ｓ７）、ＰＣ／ＡＴアーキテクチャーにおけるＰＣ
／ＡＴ内部に存在する自己リセットレジスタに初期化す
るようにデータを書き込んで、ＰＣ／ＡＴシステム全体
を初期化することによりＬＡＮボード４０を初期化でき
る。
【００３６】また、ライザカード３０にＤフリップフロ
ップ回路３１ａと、ＯＲ回路３１ｂを搭載したが、ＬＡ
Ｎボード４０、マザーボード２０にも搭載することがで
きる。
ップ回路３１ａと、ＯＲ回路３１ｂを搭載したが、ＬＡ
Ｎボード４０、マザーボード２０にも搭載することがで
きる。
【００３７】図４は本発明の第二の実施の形態の回路図
である。図４の回路図の動作は、図２の回路図の動作と
同じであり、同じものに対しては、同一の符号を付して
ある。図２のＤフリップフロップ回路３１ａと、ＯＲ回
路３１ｂは、図４のＬＡＮボード４０ａに搭載される。
である。図４の回路図の動作は、図２の回路図の動作と
同じであり、同じものに対しては、同一の符号を付して
ある。図２のＤフリップフロップ回路３１ａと、ＯＲ回
路３１ｂは、図４のＬＡＮボード４０ａに搭載される。
【００３８】図５は本発明の第三の実施の形態の回路図
である。図５の回路図の動作は、図２の回路図の動作と
同じであり、同じものに対しては、同一の符号を付して
ある。図２のＤフリップフロップ回路３１ａと、ＯＲ回
路３１ｂは、図５のマザーボード２０ａに搭載される。
である。図５の回路図の動作は、図２の回路図の動作と
同じであり、同じものに対しては、同一の符号を付して
ある。図２のＤフリップフロップ回路３１ａと、ＯＲ回
路３１ｂは、図５のマザーボード２０ａに搭載される。
【００３９】また、ＩＳＡバス５０ａ、５０ｂ、５０
ｃ、５０ｄに接続されるアドインボードをＬＡＮボード
としたが、ＳＣＳＩボードなどのＩＳＡバスに接続され
るその他のアドインボードであってもよい。
ｃ、５０ｄに接続されるアドインボードをＬＡＮボード
としたが、ＳＣＳＩボードなどのＩＳＡバスに接続され
るその他のアドインボードであってもよい。
【００４０】また、リセット検出手段をＰＣ／ＡＴのマ
ザーボードとしたが、他のパーソナルコンピュータのマ
ザーボードにおいても行うことができる。さらに、拡張
バスとして、ＩＳＡバスで説明したがＰＣＩバスにおい
ても行うことができる。
ザーボードとしたが、他のパーソナルコンピュータのマ
ザーボードにおいても行うことができる。さらに、拡張
バスとして、ＩＳＡバスで説明したがＰＣＩバスにおい
ても行うことができる。
【００４１】以上により、ハングアップ状態を自動認識
してアドインボードをリセットし初期化を行うことがで
きる。また、初期化処理が連続して所定回数行われた場
合、アドインボードが不良であることを検出することが
できる。
してアドインボードをリセットし初期化を行うことがで
きる。また、初期化処理が連続して所定回数行われた場
合、アドインボードが不良であることを検出することが
できる。
【００４２】
【発明の効果】以上説明したように、本発明の情報処理
装置では、アドインボードによるハングアップ状態を検
出し、リセット信号をアドインボードに出力する構成に
したので、電源の再投入をすることなく、アドインボー
ドの初期化ができる。
装置では、アドインボードによるハングアップ状態を検
出し、リセット信号をアドインボードに出力する構成に
したので、電源の再投入をすることなく、アドインボー
ドの初期化ができる。
【００４３】また、本発明のアドインボードリセット方
法では、アドインボードによるハングアップ状態の数を
カウントしてアドインボードを初期化し、初期化された
場合の数をカウントするようにしたのでアドインボード
の不良を検出できる。
法では、アドインボードによるハングアップ状態の数を
カウントしてアドインボードを初期化し、初期化された
場合の数をカウントするようにしたのでアドインボード
の不良を検出できる。
【図１】本発明の情報処理装置の動作原理を説明する原
理構成図である。
理構成図である。
【図２】本発明の第一の実施の形態の回路図である。
【図３】本発明の第一の実施の形態の動作手順を示す図
である。
である。
【図４】本発明の第二の実施の形態の回路図である。
【図５】本発明の第三の実施の形態の回路図である。
【図６】ＰＣ／ＡＴのマザーボードとＩＳＡバスとアド
インボードの概略構成図を示す図である。
インボードの概略構成図を示す図である。
１…ＰＣ／ＡＴ、２…ＣＰＵ、３…インバータ、４…電
源、５…ＩＳＡバス、６…アドインボード、１０…情報
処理装置、１１…リセット検出手段、１２…記憶手段、
１３…論理和手段、１４…アドインボード、２０…マザ
ーボード、２１ａ…ＣＰＵ、２１ｂ…チップセット、２
１ｃ…インバータ、３０…ライザカード、３１ａ…Ｄフ
リップフロップ回路、３１ｂ…ＯＲ回路、４０…ＬＡＮ
ボード、４１…ＬＡＮ制御ＩＣ、５０ａ、５０ｂ、５０
ｃ、５０ｄ…ＩＳＡバス、６０…電源
源、５…ＩＳＡバス、６…アドインボード、１０…情報
処理装置、１１…リセット検出手段、１２…記憶手段、
１３…論理和手段、１４…アドインボード、２０…マザ
ーボード、２１ａ…ＣＰＵ、２１ｂ…チップセット、２
１ｃ…インバータ、３０…ライザカード、３１ａ…Ｄフ
リップフロップ回路、３１ｂ…ＯＲ回路、４０…ＬＡＮ
ボード、４１…ＬＡＮ制御ＩＣ、５０ａ、５０ｂ、５０
ｃ、５０ｄ…ＩＳＡバス、６０…電源
Claims (6)
- 【請求項１】 拡張バスに接続するアドインボードをリ
セットする情報処理装置において、 前記アドインボードのハングアップ状態を検出し、アド
インボードリセット信号を出力するリセット検出手段
と、 前記拡張バス内に存在する未使用である任意のＩ／Ｏア
ドレス空間に割り当てられ、前記アドインボードリセッ
ト信号を記憶する記憶手段と、 前記アドインボードリセット信号と、前記拡張バスの初
期リセット信号との論理和演算する論理和手段とを有す
ることを特徴とする情報処理装置。 - 【請求項２】 前記ハングアップ状態は、前記アドイン
ボードのデータ受信時に出力される割り込み信号の、連
続して出力される数をカウントすることにより検出する
ことを特徴とする請求項１記載の情報処理装置。 - 【請求項３】 前記記憶手段と前記論理和手段は、ライ
ザカードに搭載されることを特徴とする請求項１記載の
情報処理装置。 - 【請求項４】 前記記憶手段と前記論理和手段は、前記
アドインボードに搭載されることを特徴とする請求項１
記載の情報処理装置。 - 【請求項５】 前記記憶手段と前記論理和手段は、前記
リセット検出手段に搭載されることを特徴とする請求項
１記載の情報処理装置。 - 【請求項６】 拡張バスに接続するアドインボードをリ
セットするアドインボードリセット方法において、 前記アドインボードのハングアップ状態が連続した場合
の数をカウントし、 前記カウント数が所定の回数以上のとき、アドインボー
ドを初期化し、 前記アドインボードの初期化が連続して行われた場合の
回数をカウントし、 前記初期化のカウント数がある所定の回数以上のとき、
前記アドインボードの不良を検出することを特徴とする
アドインボードリセット方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001113705A JP2002312072A (ja) | 2001-04-12 | 2001-04-12 | 情報処理装置及びアドインボードリセット方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001113705A JP2002312072A (ja) | 2001-04-12 | 2001-04-12 | 情報処理装置及びアドインボードリセット方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002312072A true JP2002312072A (ja) | 2002-10-25 |
Family
ID=18964894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001113705A Pending JP2002312072A (ja) | 2001-04-12 | 2001-04-12 | 情報処理装置及びアドインボードリセット方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002312072A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140238964A1 (en) * | 2013-02-28 | 2014-08-28 | Illinois Tool Works Inc. | Remote master reset of machine |
-
2001
- 2001-04-12 JP JP2001113705A patent/JP2002312072A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140238964A1 (en) * | 2013-02-28 | 2014-08-28 | Illinois Tool Works Inc. | Remote master reset of machine |
| US10933486B2 (en) * | 2013-02-28 | 2021-03-02 | Illinois Tool Works Inc. | Remote master reset of machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10983924B2 (en) | Information processing device and processor | |
| RU2140667C1 (ru) | Компьютерная система, имеющая шинный интерфейс | |
| US7529862B2 (en) | System for providing access of multiple data buffers to a data retaining and processing device | |
| US6611912B1 (en) | Method and apparatus having a system BIOS write configuration data of a riser card to a controller configuration space when connecting the riser card to a motherboard | |
| JP2001229031A (ja) | 割込強制レジスタを含む柔軟な割込コントローラ | |
| US8015448B2 (en) | System and method for conducting BIST operations | |
| JPH1055331A (ja) | プログラム可能な読み出し／書き込みアクセス信号とその方法 | |
| US7054979B2 (en) | Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports | |
| US5261083A (en) | Floppy disk controller interface for suppressing false verify cycle errors | |
| JP3526031B2 (ja) | データ転送装置 | |
| JPH11163970A (ja) | 装置内基盤制御システム | |
| JP2002312072A (ja) | 情報処理装置及びアドインボードリセット方法 | |
| JP2007507045A (ja) | コンフィグレーション・レジスター・アクセス方法、設定方法、集積回路部品、コンピューター・システム、製品 | |
| JP2008102886A (ja) | バス制御方法および装置 | |
| JP4865213B2 (ja) | 割込みコントローラ | |
| JP2990800B2 (ja) | 割込み処理装置 | |
| JPH1039958A (ja) | リセット装置 | |
| JP2998439B2 (ja) | 回線制御装置 | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JP2001027920A (ja) | バスブリッジ回路及びそのパワーマネージメント方法 | |
| JP2005115762A (ja) | 情報処理装置の拡張ユニット | |
| JP4587000B2 (ja) | チップセレクト回路 | |
| JP4062478B2 (ja) | デバイスアクセス方法 | |
| KR100856259B1 (ko) | 인터럽트를 수행하는 프로그래머블 로직 다바이스와 이를이용한 프로세서 보드 이중화 장치 및 방법 | |
| JPH1021182A (ja) | 割り込み処理方式および制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040629 |