JP2998439B2 - 回線制御装置 - Google Patents
回線制御装置Info
- Publication number
- JP2998439B2 JP2998439B2 JP4216712A JP21671292A JP2998439B2 JP 2998439 B2 JP2998439 B2 JP 2998439B2 JP 4216712 A JP4216712 A JP 4216712A JP 21671292 A JP21671292 A JP 21671292A JP 2998439 B2 JP2998439 B2 JP 2998439B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- adapter
- line adapter
- mpu
- local memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は回線アダプタのオンライ
ン保守方式に関する。
ン保守方式に関する。
【０００２】
【従来の技術】従来の回線アダプタのオンライン保守方
式は、回線アダプタが故障した場合、回線アダプタの交
換作業として回線アダプタを活線挿入を行う。活線挿入
されるアダプタは、回線アダプタのリセット回路にて回
線アダプタ自身のハードウエアの初期化が実行され初期
化完了の状態でウエイトした状態のままである。また回
線制御共通部は、内部のマイクロプログラムで回線アダ
プタの送信／受信の割込みを検出するために、常にバス
上に接続されている回線アダプタを順次ポートリングす
ると共に、回線アダプタの有効性フラグを読み出してお
り、フラグが有効になったことを検出して回線アダプタ
が挿入されたことを認識しており、上位の通信制御部よ
り、再び回線に対して起動が行われると回線アダプタは
そのまま動作を行っている。
式は、回線アダプタが故障した場合、回線アダプタの交
換作業として回線アダプタを活線挿入を行う。活線挿入
されるアダプタは、回線アダプタのリセット回路にて回
線アダプタ自身のハードウエアの初期化が実行され初期
化完了の状態でウエイトした状態のままである。また回
線制御共通部は、内部のマイクロプログラムで回線アダ
プタの送信／受信の割込みを検出するために、常にバス
上に接続されている回線アダプタを順次ポートリングす
ると共に、回線アダプタの有効性フラグを読み出してお
り、フラグが有効になったことを検出して回線アダプタ
が挿入されたことを認識しており、上位の通信制御部よ
り、再び回線に対して起動が行われると回線アダプタは
そのまま動作を行っている。
【０００３】
【発明が解決しようとする課題】上述した従来の回線ア
ダプタのオンライン保守方式では、回線アダプタのハー
ドウエアの初期化のみ実行しハードエラーが発生しなけ
れば、通信制御部からの起動で、回線の組み込みを行い
運用回線として使用しているため、ハードのエラー検出
機能は一般的には、上位装置（この場合は回線制御共通
部）からの動作指示で内部回路が動作して検出できるこ
とが多く、回線組み込み後送信／受信等の動作を行わな
いで運用回線として組み込むと再び回線アダプタの障害
となる可能性がある。
ダプタのオンライン保守方式では、回線アダプタのハー
ドウエアの初期化のみ実行しハードエラーが発生しなけ
れば、通信制御部からの起動で、回線の組み込みを行い
運用回線として使用しているため、ハードのエラー検出
機能は一般的には、上位装置（この場合は回線制御共通
部）からの動作指示で内部回路が動作して検出できるこ
とが多く、回線組み込み後送信／受信等の動作を行わな
いで運用回線として組み込むと再び回線アダプタの障害
となる可能性がある。
【０００４】
【課題を解決するための手段】本発明第一のの回線制御
装置は、回線制御共通部と同一バスに接続され活線挿抜
可能な複数の回線アダプタで構成されている回線制御装
置において、前記回線アダプタ内に、前記回線アダプタ
が挿入された時に前記回線アダプタを初期化するリセッ
ト回路と、前記回線アダプタの有効性を示す有効性フラ
グとを有し、前記回線共通制御部内に、ＭＰＵと、ロー
カルメモリと、前記ローカルメモリ内に前記回線アダプ
タのテストのためのマイクロプログラムとを有し、前記
ＭＰＵは、ポーリング動作により前記回線アダプタ内の
前記有効性フラグを読み出し、前記有効性フラグが前記
回線アダプタが挿入されたことにより有効となると前記
マイクロプログラムを実行する。本発明第二の回線制御
装置は、回線制御共通部と同一バスに接続され活線挿抜
可能な複数の回線アダプタで構成されている回線制御装
置において、前記回線アダプタ内に、前記回線アダプタ
が挿入された時に前記回線アダプタを初期化するリセッ
ト回路と、前記回線アダプタの有効性を示す有効性フラ
グと、前記回線アダプタが挿入された時に割り込みを発
生させる割り込み回路とを有し、前記回線共通制御部内
に、ＭＰＵと、ローカルメモリと、前記ローカルメモリ
内に前記回線アダプタのテストのためのマイクロプログ
ラムとを有し、前記ＭＰＵは、前記回線アダプタ内の前
記割り込み回路からの前記割り込みにより、前記マイク
ロプログラムを実行する。
装置は、回線制御共通部と同一バスに接続され活線挿抜
可能な複数の回線アダプタで構成されている回線制御装
置において、前記回線アダプタ内に、前記回線アダプタ
が挿入された時に前記回線アダプタを初期化するリセッ
ト回路と、前記回線アダプタの有効性を示す有効性フラ
グとを有し、前記回線共通制御部内に、ＭＰＵと、ロー
カルメモリと、前記ローカルメモリ内に前記回線アダプ
タのテストのためのマイクロプログラムとを有し、前記
ＭＰＵは、ポーリング動作により前記回線アダプタ内の
前記有効性フラグを読み出し、前記有効性フラグが前記
回線アダプタが挿入されたことにより有効となると前記
マイクロプログラムを実行する。本発明第二の回線制御
装置は、回線制御共通部と同一バスに接続され活線挿抜
可能な複数の回線アダプタで構成されている回線制御装
置において、前記回線アダプタ内に、前記回線アダプタ
が挿入された時に前記回線アダプタを初期化するリセッ
ト回路と、前記回線アダプタの有効性を示す有効性フラ
グと、前記回線アダプタが挿入された時に割り込みを発
生させる割り込み回路とを有し、前記回線共通制御部内
に、ＭＰＵと、ローカルメモリと、前記ローカルメモリ
内に前記回線アダプタのテストのためのマイクロプログ
ラムとを有し、前記ＭＰＵは、前記回線アダプタ内の前
記割り込み回路からの前記割り込みにより、前記マイク
ロプログラムを実行する。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の第１の実施例の回線制御装
置のブロック図である。
置のブロック図である。
【０００７】図１において、回線制御の共通処理を行う
回線制御共通部１０と、回線アドレス毎に送信／受信の
制御を行う活線挿入可能な回線アダプタ２０〜２ｎとが
同一のバス４０で接続されている。
回線制御共通部１０と、回線アドレス毎に送信／受信の
制御を行う活線挿入可能な回線アダプタ２０〜２ｎとが
同一のバス４０で接続されている。
【０００８】回線制御共通部１０内には、マイクロプロ
グラムで走行し、常に回線アダプタ２０〜２ｎ内の送信
／受信データの共通処理を行うＭＰＵ１１と、マイクロ
プログラムの格納域及び回線アダプタ２０〜２ｎとの送
受信データの格納域として使用されるローカルメモリ１
２と、バス４０との入出力カインタフェースのドライバ
ー・レシーバ１３からなる。ローカルメモリ１２には回
線アダプタ２０〜２ｎに対するテストプログラムを格納
している。
グラムで走行し、常に回線アダプタ２０〜２ｎ内の送信
／受信データの共通処理を行うＭＰＵ１１と、マイクロ
プログラムの格納域及び回線アダプタ２０〜２ｎとの送
受信データの格納域として使用されるローカルメモリ１
２と、バス４０との入出力カインタフェースのドライバ
ー・レシーバ１３からなる。ローカルメモリ１２には回
線アダプタ２０〜２ｎに対するテストプログラムを格納
している。
【０００９】回線アダプタ２０は、回線制御用ＬＳＩ３
１と、回線アダプタ２０およぴ回線制御ＬＳＩ３１にハ
ードウェアリセットを行うリセット回路３２と、回線ア
ダプタ２０がリセット完了状態であることを示す有効性
フラグ３３と、バス４０との入出力インターフェースの
入出力ドライバ・レシーバ３４から成る。
１と、回線アダプタ２０およぴ回線制御ＬＳＩ３１にハ
ードウェアリセットを行うリセット回路３２と、回線ア
ダプタ２０がリセット完了状態であることを示す有効性
フラグ３３と、バス４０との入出力インターフェースの
入出力ドライバ・レシーバ３４から成る。
【００１０】次に本実施例の動作について説明する。回
線制御共通部１０内のＭＰＵ１１は常時回線からの受信
割り込みを検出する為に、回線制御用ＬＳＩ３１の内部
レジスタをポーリングし、いずれかの回線アダプタ受信
状態であると、該当する回線アダプタの受信処理を行
い、受信状態でない場合は、回線アダプタ２０〜２ｎの
中の次の回線アダプタの回線制御ＬＳＩ３１の内部状態
をポーリングする動作を行っている。本ポーリングの中
で、回線アダプタ２０〜２ｎのうち未実装であるアダプ
タについては、有効性フラグ３３を読み出すアドレスを
出力しポーリングを繰り返している。
線制御共通部１０内のＭＰＵ１１は常時回線からの受信
割り込みを検出する為に、回線制御用ＬＳＩ３１の内部
レジスタをポーリングし、いずれかの回線アダプタ受信
状態であると、該当する回線アダプタの受信処理を行
い、受信状態でない場合は、回線アダプタ２０〜２ｎの
中の次の回線アダプタの回線制御ＬＳＩ３１の内部状態
をポーリングする動作を行っている。本ポーリングの中
で、回線アダプタ２０〜２ｎのうち未実装であるアダプ
タについては、有効性フラグ３３を読み出すアドレスを
出力しポーリングを繰り返している。
【００１１】ここで、回線アダプタ２０が現在未実装
で、新たに実装したたする。回線アダプタ２０が未実装
の間はＭＰＵ１１から回線制御部ＬＳＩ３１の内容及び
有効性フラグ３３の内容の両方ともバス４０を介して読
み出すことができない為、ＭＰＵ１１は回線アダプタ２
０が障害又は未実装であるとしてローカルメモリ１２内
に無効フラグをセットしている。回線アダプタ２０をオ
ペレータの介入で活線挿入すると回線アダプタ２０はリ
セット回路３２でアダプタが挿入されたことを検出し、
回線アダプタ２０内及び回線制御用ＬＳＩ３１へハード
ウェアリセットを出力る。
で、新たに実装したたする。回線アダプタ２０が未実装
の間はＭＰＵ１１から回線制御部ＬＳＩ３１の内容及び
有効性フラグ３３の内容の両方ともバス４０を介して読
み出すことができない為、ＭＰＵ１１は回線アダプタ２
０が障害又は未実装であるとしてローカルメモリ１２内
に無効フラグをセットしている。回線アダプタ２０をオ
ペレータの介入で活線挿入すると回線アダプタ２０はリ
セット回路３２でアダプタが挿入されたことを検出し、
回線アダプタ２０内及び回線制御用ＬＳＩ３１へハード
ウェアリセットを出力る。
【００１２】活線挿入動作が完全に完了するとリセット
回路３２は有効性フラグ３３をセットし、本回線アダプ
タ２０自身の活線挿入動作が完了する。ＭＰＵ１１はポ
ーリング動作の中で読み出し不可であった回線アダプタ
２０内の有効性フラグ３３が読み出し可能となることで
活線挿入が行われたことを認識し、ローカルメモリ１２
に格納しているテストプログラムを読み出し、回線制御
ＬＳＩ３１の送信／受信の折り返し試験を行う。
回路３２は有効性フラグ３３をセットし、本回線アダプ
タ２０自身の活線挿入動作が完了する。ＭＰＵ１１はポ
ーリング動作の中で読み出し不可であった回線アダプタ
２０内の有効性フラグ３３が読み出し可能となることで
活線挿入が行われたことを認識し、ローカルメモリ１２
に格納しているテストプログラムを読み出し、回線制御
ＬＳＩ３１の送信／受信の折り返し試験を行う。
【００１３】テストプログラムの実行が正常終了した場
合は、ローカルメモリ１２にセットした無効フラグをリ
セットし、回線アダプタ２０の組み込みを行うが、異常
終了した場合は、無効フラグのリセット行わず、回線ア
ダプタ２０を切り離したままの状態とする。
合は、ローカルメモリ１２にセットした無効フラグをリ
セットし、回線アダプタ２０の組み込みを行うが、異常
終了した場合は、無効フラグのリセット行わず、回線ア
ダプタ２０を切り離したままの状態とする。
【００１４】図２は本発明の第２の実施例の回線制御装
置のブロック図である。回線制御共通部１０の構成につ
いてば図１と同じである。回線アダプタ２０’〜２ｎ’
の構成については、図１における有効性フラグ３３の代
わりに、回線アダプタがリセット完了後、回線制御部１
０へ割り込み信号を出力する割り込み回線３５を設けて
いる。
置のブロック図である。回線制御共通部１０の構成につ
いてば図１と同じである。回線アダプタ２０’〜２ｎ’
の構成については、図１における有効性フラグ３３の代
わりに、回線アダプタがリセット完了後、回線制御部１
０へ割り込み信号を出力する割り込み回線３５を設けて
いる。
【００１５】次に本発明の実施例について説明する。回
線制御共通部内のＭＰＵ１１は常時、回線からの受信割
り込みを検出する為に回線制御ＬＳＩ３１の内部にレジ
スタをポーリングし、受信状態であると受信処理を行い
受信状態でない場合は、回線アダプタ２０’〜２ｎ’の
中の次の回線アダプタの回線制御ＬＳＩ３１の内部レジ
スタをポーリングする動作を行っている。
線制御共通部内のＭＰＵ１１は常時、回線からの受信割
り込みを検出する為に回線制御ＬＳＩ３１の内部にレジ
スタをポーリングし、受信状態であると受信処理を行い
受信状態でない場合は、回線アダプタ２０’〜２ｎ’の
中の次の回線アダプタの回線制御ＬＳＩ３１の内部レジ
スタをポーリングする動作を行っている。
【００１６】ここで、回線アダプタ２０’が未実装であ
ると、ＭＰＵ１１から回線制御ＬＳＩ３１の内容がバス
４０を介して読み出すことができない為、ＭＰＵ１１は
回線アダププタ２０’が、障害又は未実装であるとして
ローカルメモリ１２内に無効フラグをセットしている。
回線アダプタをオペレータの介入で活線アダプタ２０’
は、リセット回路３２でアダプタが挿入されたことを検
出し、回線アダプタ内及び、回線制御用ＬＳＩ３１へハ
ードリセットを出力する。
ると、ＭＰＵ１１から回線制御ＬＳＩ３１の内容がバス
４０を介して読み出すことができない為、ＭＰＵ１１は
回線アダププタ２０’が、障害又は未実装であるとして
ローカルメモリ１２内に無効フラグをセットしている。
回線アダプタをオペレータの介入で活線アダプタ２０’
は、リセット回路３２でアダプタが挿入されたことを検
出し、回線アダプタ内及び、回線制御用ＬＳＩ３１へハ
ードリセットを出力する。
【００１７】活線挿入動作が完全に完了すると、リセッ
ト回路３２は、割り込み回路３５ヘリセット完了信号を
検出する。割り込り回路３５には回線制御級通部１０へ
バス４０を介して出力し、回線アダプタ２０’自身の活
線挿入動作が完了する。
ト回路３２は、割り込み回路３５ヘリセット完了信号を
検出する。割り込り回路３５には回線制御級通部１０へ
バス４０を介して出力し、回線アダプタ２０’自身の活
線挿入動作が完了する。
【００１８】回線制御部１０のＭＰＵ１１は回線アダプ
タ２０’からの割り込みを検出することで活線挿入が行
われたことを認識し、ローカルメモリ１２内に格納して
いるテストプログラムを読み出し、回線制御ＬＳＩ３１
の送信／受信の返し試験を行う。
タ２０’からの割り込みを検出することで活線挿入が行
われたことを認識し、ローカルメモリ１２内に格納して
いるテストプログラムを読み出し、回線制御ＬＳＩ３１
の送信／受信の返し試験を行う。
【００１９】テストプログラムの走行が正常終了した場
合ローカルメモリ１２にセットした無効フラグをリセッ
トし、回線アダプタの組み込みを行うが、以上終了した
場合は無効フラグのリセットは行わず回線アダプタ２
０’を切り離したままの状態とする。
合ローカルメモリ１２にセットした無効フラグをリセッ
トし、回線アダプタの組み込みを行うが、以上終了した
場合は無効フラグのリセットは行わず回線アダプタ２
０’を切り離したままの状態とする。
【発明の効果】本発明は、回線アダプタを挿入後、アダ
プタのハードウェアの初期化をリセット後、通信制御共
通部で回線アダプタ内の有効性フラグをポーリングし、
または回線アダプタからの割込みを検出することで活線
挿入を検出し、その後回線アダプタのテストプログラム
を実行しエラーが発生しなければ、回線組み込みを行い
運用回線として使用したいるため、回線組み込み後の回
線アダプタの障害となることを防止できる。
プタのハードウェアの初期化をリセット後、通信制御共
通部で回線アダプタ内の有効性フラグをポーリングし、
または回線アダプタからの割込みを検出することで活線
挿入を検出し、その後回線アダプタのテストプログラム
を実行しエラーが発生しなければ、回線組み込みを行い
運用回線として使用したいるため、回線組み込み後の回
線アダプタの障害となることを防止できる。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
１０ 回線制御部共通部 １１ ＭＰＵ １２ ローカルメモリ（ＬＭ） １３ 入出力ドライバー・レシーバー ２０〜２ｍ 回線アダプタ ３１ 回線制御ＬＳＩ ３２ リセット回線 ３３ 有効性フラグ ３４ 入出力ドライバー・レシーバ ３５ 割込み回線
Claims (2)
- 【請求項１】 回線制御共通部と同一バスに接続され活
線挿抜可能な複数の回線アダプタで構成されている回線
制御装置において、 前記回線アダプタ内に、前記回線アダプタが挿入された
時に前記回線アダプタを初期化するリセット回路と、前
記回線アダプタの有効性を示す有効性フラグとを有し、 前記回線共通制御部内に、ＭＰＵと、ローカルメモリ
と、前記ローカルメモリ内に前記回線アダプタのテスト
のためのマイクロプログラムとを有し、 前記ＭＰＵは、ポーリング動作により前記回線アダプタ
内の前記有効性フラグを読み出し、前記有効性フラグが
前記回線アダプタが挿入されたことにより有効となると
前記マイクロプログラムを実行することを特徴とする回
線制御装置。 - 【請求項２】 回線制御共通部と同一バスに接続され活
線挿抜可能な複数の回線アダプタで構成されている回線
制御装置において、 前記回線アダプタ内に、前記回線アダプタが挿入された
時に前記回線アダプタを初期化するリセット回路と、前
記回線アダプタの有効性を示す有効性フラグと、前記回
線アダプタが挿入された時に割り込みを発生させる割り
込み回路とを有し、 前記回線共通制御部内に、ＭＰＵと、ローカルメモリ
と、前記ローカルメモリ内に前記回線アダプタのテスト
のためのマイクロプログラムとを有し、 前記ＭＰＵは、前記回線アダプタ内の前記割り込み回路
からの前記割り込みにより、前記マイクロプログラムを
実行することを特徴とする回線制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216712A JP2998439B2 (ja) | 1992-08-14 | 1992-08-14 | 回線制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216712A JP2998439B2 (ja) | 1992-08-14 | 1992-08-14 | 回線制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0662087A JPH0662087A (ja) | 1994-03-04 |
| JP2998439B2 true JP2998439B2 (ja) | 2000-01-11 |
Family
ID=16692743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216712A Expired - Fee Related JP2998439B2 (ja) | 1992-08-14 | 1992-08-14 | 回線制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998439B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11593158B2 (en) * | 2020-06-09 | 2023-02-28 | Kingston Digital Inc. | Universal peripheral extender for communicatively connecting peripheral I/O devices and smart host devices |
-
1992
- 1992-08-14 JP JP4216712A patent/JP2998439B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0662087A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594890A (en) | Emulation system for emulating CPU core, CPU core with provision for emulation and ASIC having the CPU core | |
| JP2579435B2 (ja) | マルチプル・バス・システムにおけるエラー検知及び回復機構とその方法 | |
| US7890812B2 (en) | Computer system which controls closing of bus | |
| JP2004152298A (ja) | バスを機能強化する方法および装置 | |
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| JP2998439B2 (ja) | 回線制御装置 | |
| CN112148537A (zh) | 总线监控装置及方法、存储介质、电子装置 | |
| CN112395147B (zh) | Soc上的调试装置 | |
| JPS634209B2 (ja) | ||
| CN115098342A (zh) | 系统日志收集方法、系统、终端及存储介质 | |
| JPH043282A (ja) | Ｉｃカード | |
| US11704215B2 (en) | Central processing unit | |
| JP2729121B2 (ja) | 演算処理装置 | |
| KR102519484B1 (ko) | PCIe 인터페이스 장치 및 이를 포함하는 시스템 | |
| JPS583246B2 (ja) | デ−タ処理システム | |
| JPS63228856A (ja) | 通信制御装置 | |
| JP3222540B2 (ja) | 記憶媒体及び前記記憶媒体を着脱する電子機器 | |
| JP2003203017A (ja) | バックアップデータにより処理継続可能なデータ処理装置 | |
| KR100856259B1 (ko) | 인터럽트를 수행하는 프로그래머블 로직 다바이스와 이를이용한 프로세서 보드 이중화 장치 및 방법 | |
| JP2002312072A (ja) | 情報処理装置及びアドインボードリセット方法 | |
| CN114647611A (zh) | 中央处理器 | |
| CN114201323A (zh) | Bmc记录系统异常信息的方法、系统、终端及存储介质 | |
| JPH02239356A (ja) | 擬似障害発生方式 | |
| JPH0675796A (ja) | パリティエラー記録装置 | |
| JPS59221131A (ja) | デ−タ伝送ステ−シヨン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |