JP2729121B2 - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JP2729121B2 JP2729121B2 JP3332455A JP33245591A JP2729121B2 JP 2729121 B2 JP2729121 B2 JP 2729121B2 JP 3332455 A JP3332455 A JP 3332455A JP 33245591 A JP33245591 A JP 33245591A JP 2729121 B2 JP2729121 B2 JP 2729121B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- microprocessor
- reset
- circuit
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Description
【０００１】
【技術分野】本発明は演算処理装置に関し、特に演算処
理装置のマイクロプロセッサの起動方法に関する。
理装置のマイクロプロセッサの起動方法に関する。
【０００２】
【従来技術】従来、演算処理装置においては、装置の電
源を投入するかあるいは装置のリセットスイッチなどを
操作するリセット操作を行ってマイクロプロセッサのリ
セット端子を有効とすることによって、マイクロプロセ
ッサの起動を行っている。
源を投入するかあるいは装置のリセットスイッチなどを
操作するリセット操作を行ってマイクロプロセッサのリ
セット端子を有効とすることによって、マイクロプロセ
ッサの起動を行っている。
【０００３】マイクロプロセッサは起動されると、装置
内のＲＯＭに格納されているプログラムを順に実行す
る。一般的には装置の電源投入時にインタフェーステス
トプログラムを実行し、装置内の演算処理回路のテスト
および初期設定を行っている。
内のＲＯＭに格納されているプログラムを順に実行す
る。一般的には装置の電源投入時にインタフェーステス
トプログラムを実行し、装置内の演算処理回路のテスト
および初期設定を行っている。
【０００４】また、上記の演算処理装置には装置外部の
演算処理装置とのインタフェースをとるために、装置間
インタフェースが設けられている。この演算処理装置に
対して装置外部の演算処理装置が各種命令を実行させる
場合、装置間インタフェースプロトコルにしたがってデ
ータ転送を行った後に、装置外部の演算処理装置内のマ
イクロプロセッサが命令コードを判断して装置内の演算
処理回路に対して演算処理を指示する。
演算処理装置とのインタフェースをとるために、装置間
インタフェースが設けられている。この演算処理装置に
対して装置外部の演算処理装置が各種命令を実行させる
場合、装置間インタフェースプロトコルにしたがってデ
ータ転送を行った後に、装置外部の演算処理装置内のマ
イクロプロセッサが命令コードを判断して装置内の演算
処理回路に対して演算処理を指示する。
【０００５】さらに、装置外部の演算処理装置から装置
間インタフェース内のリセット信号によって、装置の電
源投入時と同様に装置内のマイクロプロセッサを起動で
きる演算処理装置も存在している。
間インタフェース内のリセット信号によって、装置の電
源投入時と同様に装置内のマイクロプロセッサを起動で
きる演算処理装置も存在している。
【０００６】上述した装置間インタフェースの１例とし
てＳＣＳＩ（small computer system interface ）プロ
トコルインタフェースがある。このＳＣＳＩプロトコル
インタフェースの場合、通常はデータ信号線を介して命
令コードを転送しているが、他の演算処理装置をリセッ
トするときにはＳＣＳＩプロトコルインタフェース内の
リセット信号を有効とすることによって、通常の命令コ
ードの転送を行うことなくリセットの指示を他の演算処
理装置に送出することができる。
てＳＣＳＩ（small computer system interface ）プロ
トコルインタフェースがある。このＳＣＳＩプロトコル
インタフェースの場合、通常はデータ信号線を介して命
令コードを転送しているが、他の演算処理装置をリセッ
トするときにはＳＣＳＩプロトコルインタフェース内の
リセット信号を有効とすることによって、通常の命令コ
ードの転送を行うことなくリセットの指示を他の演算処
理装置に送出することができる。
【０００７】このような従来の演算処理装置では、何ら
かの障害によってマイクロプロセッサが動作不能となっ
た場合、マイクロプロセッサを起動するために装置間イ
ンタフェース内のリセット信号を装置外部の演算処理装
置から有効とすることによって起動可能としているが、
このとき装置間インタフェースに接続されているすべて
の演算処理装置も再起動されてしまうという欠点があ
る。
かの障害によってマイクロプロセッサが動作不能となっ
た場合、マイクロプロセッサを起動するために装置間イ
ンタフェース内のリセット信号を装置外部の演算処理装
置から有効とすることによって起動可能としているが、
このとき装置間インタフェースに接続されているすべて
の演算処理装置も再起動されてしまうという欠点があ
る。
【０００８】また、障害の発生した演算処理装置では再
起動によって装置内が初期化されてしまうため、何の原
因によって障害が発生したのかを解析しようにも装置内
に解析情報が何も残っていないという欠点がある。
起動によって装置内が初期化されてしまうため、何の原
因によって障害が発生したのかを解析しようにも装置内
に解析情報が何も残っていないという欠点がある。
【０００９】
【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、マイクロプロセッサが動
作不能となっている装置のみを選択的に再起動すること
ができる演算処理装置の提供を目的とする。
を除去すべくなされたもので、マイクロプロセッサが動
作不能となっている装置のみを選択的に再起動すること
ができる演算処理装置の提供を目的とする。
【００１０】本発明の他の目的は、再起動後の障害発生
原因の解析を容易に行うことができる演算処理装置の提
供にある。
原因の解析を容易に行うことができる演算処理装置の提
供にある。
【００１１】
【発明の構成】本発明による位置検出装置は、装置のリ
セット操作および外部からのリセット信号に応答して起
動されるマイクロプロセッサを有する演算処理装置であ
って、前記マイクロプロセッサにおける障害の発生を検
出する検出手段と、前記検出手段の検出結果に応じて前
記リセット信号の有効無効を決定する手段とを設けたこ
とを特徴とする。
セット操作および外部からのリセット信号に応答して起
動されるマイクロプロセッサを有する演算処理装置であ
って、前記マイクロプロセッサにおける障害の発生を検
出する検出手段と、前記検出手段の検出結果に応じて前
記リセット信号の有効無効を決定する手段とを設けたこ
とを特徴とする。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、演算処理装置１は装置の電
源を投入するかあるいは装置のリセットスイッチなどを
操作するリセット操作を行うことによってリセット信号
101 が有効になると、オア回路８からマイクロプロセッ
サ２とインタフェースコントローラ３と演算処理回路
６，７とに夫々出力される装置内リセット信号113 が有
効となるので、マイクロプロセッサ２とインタフェース
コントローラ３と演算処理回路６，７とが夫々起動され
る。
ック図である。図において、演算処理装置１は装置の電
源を投入するかあるいは装置のリセットスイッチなどを
操作するリセット操作を行うことによってリセット信号
101 が有効になると、オア回路８からマイクロプロセッ
サ２とインタフェースコントローラ３と演算処理回路
６，７とに夫々出力される装置内リセット信号113 が有
効となるので、マイクロプロセッサ２とインタフェース
コントローラ３と演算処理回路６，７とが夫々起動され
る。
【００１４】マイクロプロセッサ２はオア回路８からの
装置内リセット信号113 によって起動されると、データ
バス110 を介してＲＯＭ５からプログラムを読出して順
に実行する。また、インタフェースコントローラ３およ
び演算処理回路６，７はオア回路８からの装置内リセッ
ト信号113 によって起動されると各々初期化され、マイ
クロプロセッサ２が実行する初期設定のプログラムによ
って初期設定される。
装置内リセット信号113 によって起動されると、データ
バス110 を介してＲＯＭ５からプログラムを読出して順
に実行する。また、インタフェースコントローラ３およ
び演算処理回路６，７はオア回路８からの装置内リセッ
ト信号113 によって起動されると各々初期化され、マイ
クロプロセッサ２が実行する初期設定のプログラムによ
って初期設定される。
【００１５】マイクロプロセッサダウン検出回路４には
通常一定時間毎にデータバス110 を介してマイクロプロ
セッサ２から信号が送られてきている。マイクロプロセ
ッサダウン検出回路４はマイクロプロセッサ２からの信
号が一定時間送られてこなければ、装置間インタフェー
ス100 内の装置間インタフェース内リセット信号111を
リセット指示信号112 としてオア回路８に送出する。
通常一定時間毎にデータバス110 を介してマイクロプロ
セッサ２から信号が送られてきている。マイクロプロセ
ッサダウン検出回路４はマイクロプロセッサ２からの信
号が一定時間送られてこなければ、装置間インタフェー
ス100 内の装置間インタフェース内リセット信号111を
リセット指示信号112 としてオア回路８に送出する。
【００１６】このとき、装置間インタフェース内リセッ
ト信号111 が装置外部の演算処理装置（図示せず）によ
って有効となっていれば、オア回路８からマイクロプロ
セッサ２とインタフェースコントローラ３と演算処理回
路６，７とに夫々出力される装置内リセット信号113 が
有効となるので、マイクロプロセッサ２とインタフェー
スコントローラ３と演算処理回路６，７とが夫々起動さ
れる。
ト信号111 が装置外部の演算処理装置（図示せず）によ
って有効となっていれば、オア回路８からマイクロプロ
セッサ２とインタフェースコントローラ３と演算処理回
路６，７とに夫々出力される装置内リセット信号113 が
有効となるので、マイクロプロセッサ２とインタフェー
スコントローラ３と演算処理回路６，７とが夫々起動さ
れる。
【００１７】図２は図１のマイクロプロセッサダウン検
出回路４の構成を示す図である。図において、マイクロ
プロセッサダウン検出回路４のプロセッサダウン検出用
タイマ４１はデータバス110 を介して一定時間毎に入力
されるマイクロプロセッサ２からの信号によってスター
トまたはリセットが指示される。
出回路４の構成を示す図である。図において、マイクロ
プロセッサダウン検出回路４のプロセッサダウン検出用
タイマ４１はデータバス110 を介して一定時間毎に入力
されるマイクロプロセッサ２からの信号によってスター
トまたはリセットが指示される。
【００１８】プロセッサダウン検出用タイマ４１は一定
時間マイクロプロセッサ２からの信号が入力されなけれ
ば、プロセッサダウン検出用フリップフロップ（以下プ
ロセッサダウン検出用Ｆ／Ｆとする）４２へのタイマオ
ーバフロー信号141 を有効とする。タイマオーバフロー
信号141 が有効となると、プロセッサダウン検出用Ｆ／
Ｆ４２は“１”を保持し、アンド回路４３へのプロセッ
サダウン指示信号142に“１”を出力する。
時間マイクロプロセッサ２からの信号が入力されなけれ
ば、プロセッサダウン検出用フリップフロップ（以下プ
ロセッサダウン検出用Ｆ／Ｆとする）４２へのタイマオ
ーバフロー信号141 を有効とする。タイマオーバフロー
信号141 が有効となると、プロセッサダウン検出用Ｆ／
Ｆ４２は“１”を保持し、アンド回路４３へのプロセッ
サダウン指示信号142に“１”を出力する。
【００１９】アンド回路４３はプロセッサダウン検出用
Ｆ／Ｆ４２からのプロセッサダウン指示信号142 が
“１”になると、装置間インタフェース内リセット信号
111 をリセット指示信号112 として出力する。よって、
装置間インタフェース内リセット信号111 が有効になる
と、リセット指示信号112 も有効となる。
Ｆ／Ｆ４２からのプロセッサダウン指示信号142 が
“１”になると、装置間インタフェース内リセット信号
111 をリセット指示信号112 として出力する。よって、
装置間インタフェース内リセット信号111 が有効になる
と、リセット指示信号112 も有効となる。
【００２０】これによって、装置間インタフェース100
上に接続されている複数の演算処理装置の中で、マイク
ロプロセッサダウン検出回路４によってマイクロプロセ
ッサ２の動作不能が検出された演算処理装置１のみが選
択的に再起動されることになる。
上に接続されている複数の演算処理装置の中で、マイク
ロプロセッサダウン検出回路４によってマイクロプロセ
ッサ２の動作不能が検出された演算処理装置１のみが選
択的に再起動されることになる。
【００２１】図３は本発明の他の実施例の構成を示すブ
ロック図である。図において、本発明の他の実施例によ
る演算処理装置９はマイクロプロセッサ２がリセット信
号101 とマイクロプロセッサダウン検出回路４からのリ
セット指示信号112 とのうちどちらによって起動された
のかを記憶するリセット指示記憶回路１０を設けた以外
は本発明の一実施例と同様の構成となっており、同一構
成部品には同一符号を付してある。また、同一構成部品
の動作も本発明の一実施例と同様である。
ロック図である。図において、本発明の他の実施例によ
る演算処理装置９はマイクロプロセッサ２がリセット信
号101 とマイクロプロセッサダウン検出回路４からのリ
セット指示信号112 とのうちどちらによって起動された
のかを記憶するリセット指示記憶回路１０を設けた以外
は本発明の一実施例と同様の構成となっており、同一構
成部品には同一符号を付してある。また、同一構成部品
の動作も本発明の一実施例と同様である。
【００２２】リセット指示記憶回路１０は装置電源の投
入または装置のリセット操作によってリセット信号101
が有効になった場合に状態値として“０”を記憶し、マ
イクロプロセッサダウン検出回路４からのリセット指示
信号112 が有効となった場合に状態値として“１”を記
憶する。
入または装置のリセット操作によってリセット信号101
が有効になった場合に状態値として“０”を記憶し、マ
イクロプロセッサダウン検出回路４からのリセット指示
信号112 が有効となった場合に状態値として“１”を記
憶する。
【００２３】マイクロプロセッサ２はリセット信号101
またはリセット指示信号112 が有効となって起動される
と、データバス110 を介してＲＯＭ５から読出したプロ
グラムを順に実行していくが、このときまずデータバス
110 を介してリセット指示記憶回路１０から状態値を読
出す。
またはリセット指示信号112 が有効となって起動される
と、データバス110 を介してＲＯＭ５から読出したプロ
グラムを順に実行していくが、このときまずデータバス
110 を介してリセット指示記憶回路１０から状態値を読
出す。
【００２４】マイクロプロセッサ２はリセット指示記憶
回路１０からの状態値が“０”であればリセット信号10
1 によって起動されたと認識し、初期設定のプログラム
を実行してインタフェースコントローラ３および演算処
理回路６，７の初期設定を行う。
回路１０からの状態値が“０”であればリセット信号10
1 によって起動されたと認識し、初期設定のプログラム
を実行してインタフェースコントローラ３および演算処
理回路６，７の初期設定を行う。
【００２５】一方、マイクロプロセッサ２はリセット指
示記憶回路１０からの状態値が“１”であればマイクロ
プロセッサダウン検出回路４からのリセット指示信号11
2 によって起動されたと認識し、初期設定のプログラム
の実行を抑止する。これによって、インタフェースコン
トローラ３および演算処理回路６，７の初期設定が行わ
れないので、各回路には障害発生前の状態が保持され
る。
示記憶回路１０からの状態値が“１”であればマイクロ
プロセッサダウン検出回路４からのリセット指示信号11
2 によって起動されたと認識し、初期設定のプログラム
の実行を抑止する。これによって、インタフェースコン
トローラ３および演算処理回路６，７の初期設定が行わ
れないので、各回路には障害発生前の状態が保持され
る。
【００２６】この後に、装置間インタフェース100 上に
接続されている他の演算処理装置から演算処理回路６，
７の状態値の転送命令を出力することによって、演算処
理回路６，７の障害発生前の状態値が装置間インタフェ
ース100 を介して他の演算処理装置に転送される。よっ
て、障害が発生した状態を演算処理装置９から読出すこ
とができるので、該障害の発生原因の解析を容易に行う
ことができる。
接続されている他の演算処理装置から演算処理回路６，
７の状態値の転送命令を出力することによって、演算処
理回路６，７の障害発生前の状態値が装置間インタフェ
ース100 を介して他の演算処理装置に転送される。よっ
て、障害が発生した状態を演算処理装置９から読出すこ
とができるので、該障害の発生原因の解析を容易に行う
ことができる。
【００２７】図４は本発明の別の実施例の構成を示すブ
ロック図である。図において、本発明の別の実施例によ
る演算処理装置１１はアドレスバス120 上のアドレスを
順次格納してマイクロプロセッサ２の動作をトレース
し、リセット指示記憶回路１０からのトレーサ有効化指
示信号121 に応じてトレース動作を行うアドレストレー
サ１２を設けた以外は本発明の他の実施例と同様の構成
となっており、同一構成部品には同一符号を付してあ
る。また、同一構成部品の動作も本発明の他の実施例と
同様である。
ロック図である。図において、本発明の別の実施例によ
る演算処理装置１１はアドレスバス120 上のアドレスを
順次格納してマイクロプロセッサ２の動作をトレース
し、リセット指示記憶回路１０からのトレーサ有効化指
示信号121 に応じてトレース動作を行うアドレストレー
サ１２を設けた以外は本発明の他の実施例と同様の構成
となっており、同一構成部品には同一符号を付してあ
る。また、同一構成部品の動作も本発明の他の実施例と
同様である。
【００２８】アドレストレーサ１２はマイクロプロセッ
サ２がデータバス110 を介してＲＯＭ５からプログラム
を読出す毎に、アドレスバス120 上のアドレスを順に格
納するトレース動作を行う。
サ２がデータバス110 を介してＲＯＭ５からプログラム
を読出す毎に、アドレスバス120 上のアドレスを順に格
納するトレース動作を行う。
【００２９】リセット指示記憶回路１０にマイクロプロ
セッサ２がリセット信号101 によって起動されたことを
示す状態値“０”が格納されている場合には、リセット
指示記憶回路１０からトレーサ有効化指示信号121 とし
て“０”が入力されるので、アドレストレーサ１２は上
記のトレース動作を行う。
セッサ２がリセット信号101 によって起動されたことを
示す状態値“０”が格納されている場合には、リセット
指示記憶回路１０からトレーサ有効化指示信号121 とし
て“０”が入力されるので、アドレストレーサ１２は上
記のトレース動作を行う。
【００３０】また、リセット指示記憶回路１０にマイク
ロプロセッサ２がリセット指示信号112 によって起動さ
れたことを示す状態値“１”が格納されている場合に
は、リセット指示記憶回路１０からトレーサ有効化指示
信号121 として“１”が入力されるので、アドレストレ
ーサ１２は上記のトレース動作を行わない。よって、マ
イクロプロセッサ２が装置間インタフェース内リセット
信号111 によって起動された場合、アドレストレーサ１
２の内容が更新されることはない。
ロプロセッサ２がリセット指示信号112 によって起動さ
れたことを示す状態値“１”が格納されている場合に
は、リセット指示記憶回路１０からトレーサ有効化指示
信号121 として“１”が入力されるので、アドレストレ
ーサ１２は上記のトレース動作を行わない。よって、マ
イクロプロセッサ２が装置間インタフェース内リセット
信号111 によって起動された場合、アドレストレーサ１
２の内容が更新されることはない。
【００３１】この後に、装置間インタフェース100 上に
接続されている他の演算処理装置からアドレストレーサ
１２の内容の転送命令を出力することによって、アドレ
ストレーサ１２に格納されている障害が発生したときの
アドレスデータが装置間インタフェース100 を介して他
の演算処理装置に転送される。よって、障害が発生した
状態を演算処理装置１１から読出すことができるので、
該障害の発生原因の解析を容易に行うことができる。
接続されている他の演算処理装置からアドレストレーサ
１２の内容の転送命令を出力することによって、アドレ
ストレーサ１２に格納されている障害が発生したときの
アドレスデータが装置間インタフェース100 を介して他
の演算処理装置に転送される。よって、障害が発生した
状態を演算処理装置１１から読出すことができるので、
該障害の発生原因の解析を容易に行うことができる。
【００３２】尚、マイクロプロセッサダウン検出回路４
からのリセット指示信号112 をそのままアドレストレー
サ１２へのトレーサ有効化指示信号121 として用いても
よい。この場合、アドレストレーサ１２の内容が更新さ
れなければ、装置内の各回路が初期化されても問題とは
ならない。
からのリセット指示信号112 をそのままアドレストレー
サ１２へのトレーサ有効化指示信号121 として用いても
よい。この場合、アドレストレーサ１２の内容が更新さ
れなければ、装置内の各回路が初期化されても問題とは
ならない。
【００３３】図５は本発明のさらに別の実施例を示すブ
ロック図である。図において、本発明のさらに別の実施
例による演算処理装置１３は演算処理回路２１〜２３の
うちどの回路を初期化するのかを選択するためのリセッ
ト指示選択記憶回路１４とアンド回路１５〜１７とオア
回路１８〜２０とを設けた以外は本発明の一実施例と同
様の構成となっており、同一構成部品には同一符号を付
してある。また、同一構成部品の動作も本発明の一実施
例と同様である。
ロック図である。図において、本発明のさらに別の実施
例による演算処理装置１３は演算処理回路２１〜２３の
うちどの回路を初期化するのかを選択するためのリセッ
ト指示選択記憶回路１４とアンド回路１５〜１７とオア
回路１８〜２０とを設けた以外は本発明の一実施例と同
様の構成となっており、同一構成部品には同一符号を付
してある。また、同一構成部品の動作も本発明の一実施
例と同様である。
【００３４】リセット指示選択記憶回路１４には予めマ
イクロプロセッサ２によってデータバス110 を介して初
期化すべき回路が設定されており、設定された内容に応
じてリセット有効信号131 〜133 に“０”または“１”
を出力する。
イクロプロセッサ２によってデータバス110 を介して初
期化すべき回路が設定されており、設定された内容に応
じてリセット有効信号131 〜133 に“０”または“１”
を出力する。
【００３５】アンド回路１５〜１７は夫々マイクロプロ
セッサダウン検出回路４からのリセット指示信号112 と
リセット指示選択記憶回路１４からのリセット有効信号
131〜133 とのアンドをとり、リセット指示信号134 〜1
36 をオア回路１８〜２０に出力する。
セッサダウン検出回路４からのリセット指示信号112 と
リセット指示選択記憶回路１４からのリセット有効信号
131〜133 とのアンドをとり、リセット指示信号134 〜1
36 をオア回路１８〜２０に出力する。
【００３６】オア回路１８〜２０は夫々リセット信号10
1 とアンド回路１５〜１７からのリセット指示信号134
〜136 とのオアをとり、装置内リセット信号137 〜139
を演算処理回路２１〜２３に出力する。
1 とアンド回路１５〜１７からのリセット指示信号134
〜136 とのオアをとり、装置内リセット信号137 〜139
を演算処理回路２１〜２３に出力する。
【００３７】すなわち、リセット信号101 が有効となっ
た場合には装置内リセット信号137〜139 がすべて有効
となり、演算処理回路２１〜２３がすべて初期化され
る。また、マイクロプロセッサダウン検出回路４からの
リセット指示信号112 が有効となった場合にはリセット
指示選択記憶回路１４に設定された演算処理回路２１〜
２３に対応する装置内リセット信号137 〜139 のみが有
効となり、リセット指示選択記憶回路１４に設定された
演算処理回路２１〜２３だけが初期化される。
た場合には装置内リセット信号137〜139 がすべて有効
となり、演算処理回路２１〜２３がすべて初期化され
る。また、マイクロプロセッサダウン検出回路４からの
リセット指示信号112 が有効となった場合にはリセット
指示選択記憶回路１４に設定された演算処理回路２１〜
２３に対応する装置内リセット信号137 〜139 のみが有
効となり、リセット指示選択記憶回路１４に設定された
演算処理回路２１〜２３だけが初期化される。
【００３８】例えば、初期化しておかないと再起動時の
障害になるとしてマイクロプロセッサ２がリセット指示
選択記憶回路１４に演算処理回路２１を設定した場合、
リセット有効信号131 に“１”が出力され、他のリセッ
ト有効信号132 ，133 には“０”が出力される。
障害になるとしてマイクロプロセッサ２がリセット指示
選択記憶回路１４に演算処理回路２１を設定した場合、
リセット有効信号131 に“１”が出力され、他のリセッ
ト有効信号132 ，133 には“０”が出力される。
【００３９】この状態で、装置間インタフェース内リセ
ット信号111 が有効となり、マイクロプロセッサダウン
検出回路４からのリセット指示信号112 が有効となる
と、アンド回路１５からのリセット指示信号134 のみが
有効となり、他のアンド回路１６，１７からのリセット
指示信号135，136 は無効となる。
ット信号111 が有効となり、マイクロプロセッサダウン
検出回路４からのリセット指示信号112 が有効となる
と、アンド回路１５からのリセット指示信号134 のみが
有効となり、他のアンド回路１６，１７からのリセット
指示信号135，136 は無効となる。
【００４０】よって、オア回路１８から演算処理回路２
１に出力される装置内リセット信号137 が有効となり、
演算処理回路２１のみが初期化される。他のオア回路１
９，２０から演算処理回路２２，２３に出力される装置
内リセット信号138 ，139 は無効となるので、演算処理
回路２２，２３は初期化されず、演算処理回路２２，２
３は障害発生時の状態のままとなる。
１に出力される装置内リセット信号137 が有効となり、
演算処理回路２１のみが初期化される。他のオア回路１
９，２０から演算処理回路２２，２３に出力される装置
内リセット信号138 ，139 は無効となるので、演算処理
回路２２，２３は初期化されず、演算処理回路２２，２
３は障害発生時の状態のままとなる。
【００４１】これによって、初期化すべき演算回路２１
〜２３をリセット指示選択記憶回路１４に設定しておけ
ば、各演算処理回路２１〜２３への装置内リセット信号
137〜139 を選択的に有効とすることができ、演算処理
回路２１〜２３を選択的に初期化することができる。
〜２３をリセット指示選択記憶回路１４に設定しておけ
ば、各演算処理回路２１〜２３への装置内リセット信号
137〜139 を選択的に有効とすることができ、演算処理
回路２１〜２３を選択的に初期化することができる。
【００４２】よって、再起動時に演算処理回路２１〜２
３のうち最低限必要な回路のみを選択的に初期化するこ
とができる。このリセット指示選択記憶回路１４への設
定はマイクロプロセッサ２によって行われるので、ＲＯ
Ｍ５内のプログラムを変更することによって容易に初期
化対象の変更が可能となる。したがって、再起動後の障
害発生原因の解析に必要な回路の初期化を抑止するよう
にすれば、この障害発生原因の解析を容易に行うことが
できる。
３のうち最低限必要な回路のみを選択的に初期化するこ
とができる。このリセット指示選択記憶回路１４への設
定はマイクロプロセッサ２によって行われるので、ＲＯ
Ｍ５内のプログラムを変更することによって容易に初期
化対象の変更が可能となる。したがって、再起動後の障
害発生原因の解析に必要な回路の初期化を抑止するよう
にすれば、この障害発生原因の解析を容易に行うことが
できる。
【００４３】このように、装置間インタフェース内リセ
ット信号111 が有効となったとき、マイクロプロセッサ
ダウン検出回路４によってマイクロプロセッサ２の動作
不能が検出された場合にのみ装置内リセット信号113 を
有効とすることによって、装置間インタフェース100 に
接続されている複数の演算処理装置のうち、マイクロプ
ロセッサ２が動作不能となっている演算処理装置１のみ
を選択的に再起動することができる。
ット信号111 が有効となったとき、マイクロプロセッサ
ダウン検出回路４によってマイクロプロセッサ２の動作
不能が検出された場合にのみ装置内リセット信号113 を
有効とすることによって、装置間インタフェース100 に
接続されている複数の演算処理装置のうち、マイクロプ
ロセッサ２が動作不能となっている演算処理装置１のみ
を選択的に再起動することができる。
【００４４】また、マイクロプロセッサ２が装置間イン
タフェース内リセット信号111 によって起動されたこと
がリセット指示記憶回路１０に記憶されているとき、マ
イクロプロセッサ２が起動後に実行するプログラム内で
演算処理回路６，７の初期設定を行わないようにするこ
とによって、装置間インタフェース100 に接続されてい
る他の演算処理装置から演算処理回路６，７の状態値を
転送する命令を出力することで、初期化されていない演
算処理回路６，７の状態値を他の演算処理装置に転送す
ることができ、再起動後の障害発生原因の解析を容易に
行うことができる。
タフェース内リセット信号111 によって起動されたこと
がリセット指示記憶回路１０に記憶されているとき、マ
イクロプロセッサ２が起動後に実行するプログラム内で
演算処理回路６，７の初期設定を行わないようにするこ
とによって、装置間インタフェース100 に接続されてい
る他の演算処理装置から演算処理回路６，７の状態値を
転送する命令を出力することで、初期化されていない演
算処理回路６，７の状態値を他の演算処理装置に転送す
ることができ、再起動後の障害発生原因の解析を容易に
行うことができる。
【００４５】さらに、マイクロプロセッサ２が装置間イ
ンタフェース内リセット信号111 によって起動されたと
き、マイクロプロセッサ２の動作をトレースするアドレ
ストレーサ１２のトレース動作を抑止するようにするこ
とによって、装置間インタフェース100 に接続されてい
る他の演算処理装置からアドレストレーサ１２の内容を
転送する命令を出力することで、更新されていないアド
レストレーサ１２の内容を他の演算処理装置に転送する
ことができ、再起動後の障害発生原因の解析を容易に行
うことができる。
ンタフェース内リセット信号111 によって起動されたと
き、マイクロプロセッサ２の動作をトレースするアドレ
ストレーサ１２のトレース動作を抑止するようにするこ
とによって、装置間インタフェース100 に接続されてい
る他の演算処理装置からアドレストレーサ１２の内容を
転送する命令を出力することで、更新されていないアド
レストレーサ１２の内容を他の演算処理装置に転送する
ことができ、再起動後の障害発生原因の解析を容易に行
うことができる。
【００４６】さらにまた、装置間インタフェース内リセ
ット信号111 が有効となったとき、リセット指示選択記
憶回路１４に設定された演算処理回路２１〜２３のみを
起動することによって、再起動時に演算処理回路２１〜
２３のうち最低限必要な回路のみを選択的に初期化する
ことができ、ＲＯＭ５内のプログラムを変更することに
よって容易に初期化対象の変更が可能となる。したがっ
て、再起動後の障害発生原因の解析に必要な回路の初期
化を抑止するようにすれば、この障害発生原因の解析を
容易に行うことができる。
ット信号111 が有効となったとき、リセット指示選択記
憶回路１４に設定された演算処理回路２１〜２３のみを
起動することによって、再起動時に演算処理回路２１〜
２３のうち最低限必要な回路のみを選択的に初期化する
ことができ、ＲＯＭ５内のプログラムを変更することに
よって容易に初期化対象の変更が可能となる。したがっ
て、再起動後の障害発生原因の解析に必要な回路の初期
化を抑止するようにすれば、この障害発生原因の解析を
容易に行うことができる。
【００４７】
【発明の効果】以上説明したように本発明の演算処理装
置によれば、マイクロプロセッサにおいて障害の発生が
検出されたときにのみ外部からのリセット信号に応答し
て起動するようにすることによって、マイクロプロセッ
サが動作不能となっている装置のみを選択的に再起動す
ることができるという効果がある。
置によれば、マイクロプロセッサにおいて障害の発生が
検出されたときにのみ外部からのリセット信号に応答し
て起動するようにすることによって、マイクロプロセッ
サが動作不能となっている装置のみを選択的に再起動す
ることができるという効果がある。
【００４８】また、本発明の他の演算処理装置によれ
ば、マイクロプロセッサが装置のリセット操作および外
部からのリセット信号のうちどちらによって起動された
かを記憶しておき、その記憶内容に応じて装置内の各回
路の初期化を実行するようにすることによって、再起動
後に障害発生原因の解析を容易に行うことができるとい
う効果がある。
ば、マイクロプロセッサが装置のリセット操作および外
部からのリセット信号のうちどちらによって起動された
かを記憶しておき、その記憶内容に応じて装置内の各回
路の初期化を実行するようにすることによって、再起動
後に障害発生原因の解析を容易に行うことができるとい
う効果がある。
【００４９】さらに、本発明の別の演算処理装置によれ
ば、マイクロプロセッサが外部からのリセット信号によ
って起動されたときにマイクロプロセッサに対するトレ
ース動作を抑止するようにすることによって、再起動後
に障害発生原因の解析を容易に行うことができるという
効果がある。
ば、マイクロプロセッサが外部からのリセット信号によ
って起動されたときにマイクロプロセッサに対するトレ
ース動作を抑止するようにすることによって、再起動後
に障害発生原因の解析を容易に行うことができるという
効果がある。
【００５０】さらにまた、本発明のさらに別の演算処理
装置によれば、外部からのリセット信号が有効となった
ときに予め指定された回路のみを起動するようにするこ
とによって、再起動時に最低限必要な回路のみを選択的
に初期化することができ、プログラムの変更によって容
易に初期化対象の変更が可能となるので、再起動後の障
害発生原因の解析を容易に行うことができるという効果
がある。
装置によれば、外部からのリセット信号が有効となった
ときに予め指定された回路のみを起動するようにするこ
とによって、再起動時に最低限必要な回路のみを選択的
に初期化することができ、プログラムの変更によって容
易に初期化対象の変更が可能となるので、再起動後の障
害発生原因の解析を容易に行うことができるという効果
がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１のマイクロプロセッサダウン検出回路の構
成を示す図である。
成を示す図である。
【図３】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
【図４】本発明の別の実施例の構成を示すブロック図で
ある。
ある。
【図５】本発明のさらに別の実施例の構成を示すブロッ
ク図である。
ク図である。
１，９，１１，１３ 演算処理装置 ２ マイクロプロセッサ ４ マイクロプロセッサダウン検出回路 ５ ＲＯＭ ６，７，２１〜２３ 演算処理回路 ８，１８〜２０ オア回路 １０ リセット指示記憶回路 １２ アドレストレーサ １４ リセット指示選択記憶回路 １５〜１７，４３ アンド回路 ４１ プロセッサダウン検出用タイマ ４２ プロセッサダウン検出用フリップフロップ
Claims (4)
- 【請求項１】 装置のリセット操作および外部からのリ
セット信号に応答して起動されるマイクロプロセッサを
有する演算処理装置であって、前記マイクロプロセッサ
における障害の発生を検出する検出手段と、前記検出手
段の検出結果に応じて前記リセット信号の有効無効を決
定する手段とを設けたことを特徴とする演算処理装置。 - 【請求項２】 前記マイクロプロセッサが前記リセット
操作および前記リセット信号のうちどちらによって起動
されたかを記憶する記憶手段と、前記記憶手段の記憶内
容に応じて装置内の各回路の初期化を実行する手段とを
有することを特徴とする請求項１記載の演算処理装置。 - 【請求項３】 前記マイクロプロセッサの動作をトレー
スするトレース手段と、前記マイクロプロセッサが前記
リセット信号によって起動されたときに前記トレース手
段のトレース動作を抑止する手段とを有することを特徴
とする請求項１または請求項２記載の演算処理装置。 - 【請求項４】 前記リセット信号が有効となったときに
予め指定された回路のみを起動する手段を有することを
特徴とする請求項１または請求項２あるいは請求項３記
載の演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332455A JP2729121B2 (ja) | 1991-11-21 | 1991-11-21 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332455A JP2729121B2 (ja) | 1991-11-21 | 1991-11-21 | 演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05143197A JPH05143197A (ja) | 1993-06-11 |
| JP2729121B2 true JP2729121B2 (ja) | 1998-03-18 |
Family
ID=18255171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3332455A Expired - Fee Related JP2729121B2 (ja) | 1991-11-21 | 1991-11-21 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2729121B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5063212B2 (ja) * | 2007-06-25 | 2012-10-31 | 株式会社日立産機システム | 複数コンポーネントシステム |
| JP2010140361A (ja) | 2008-12-12 | 2010-06-24 | Fujitsu Microelectronics Ltd | コンピュータシステム及び異常検出回路 |
-
1991
- 1991-11-21 JP JP3332455A patent/JP2729121B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05143197A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0530816A2 (en) | Microprocessor with cache memory and trace analyzer therefor | |
| JP2000132430A (ja) | 信号処理装置 | |
| JP2729121B2 (ja) | 演算処理装置 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JP2001084161A (ja) | データ処理装置 | |
| JP6645467B2 (ja) | マイクロコンピュータ | |
| JP2998439B2 (ja) | 回線制御装置 | |
| JP4644461B2 (ja) | システムｌｓｉ | |
| JPH02157957A (ja) | マイクロプロセッサ | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPH11312102A (ja) | 情報処理装置のリセットシステム | |
| JP3341738B2 (ja) | メモリのエラー検出方式 | |
| JP3062124B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JP2004342001A (ja) | 半導体集積回路装置 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPH0368035A (ja) | 情報処理装置 | |
| JPH07319724A (ja) | エミュレーションｃｐｕ | |
| JPH0695926A (ja) | ホルトアドレス保持機能を有する情報処理装置及び情報処理装置のホルトアドレス保持方法 | |
| JPH02115947A (ja) | 情報処理装置 | |
| JPH1139213A (ja) | マイクロコンピュータ | |
| JPH0120778B2 (ja) | ||
| JPH07219609A (ja) | 情報処理装置 | |
| JP2000259453A (ja) | デバッグ装置 | |
| JP2000132536A (ja) | コンピュータ | |
| KR920004966A (ko) | 에뮬레이션 마이크로 컴퓨터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |