JPH07319724A - エミュレーションｃｐｕ - Google Patents

Abstract

(57)【要約】 【目的】ユーザプログラムの中断要因調査を不要とする
エミュレーションＣＰＵを提供する。 【構成】バス制御ユニット１０１と、命令デコード・ユ
ニット１０６と、実効アドレス生成ユニット１０９と、
ソフトウェアブレーク命令検出回路１０７、ＲＳフリッ
プフロップ１０８およびＢＲＫＲＥＴ命令検出回路１１
１を含む実行ユニット１１０とを備えて構成されてお
り、ソフトウェアブレーク命令検出回路１０７およびＢ
ＲＫＲＥＴ命令検出回路１１１においては、それぞれソ
フトウェアブレーク命令およびＢＲＫＲＥＴ命令が検出
される。これらのソフトウェアブレーク命令の検出およ
びＢＲＫＲＥＴ命令の検出に応じて、ＲＳフリップフロ
ップ１０８からは、ぞれぞれ“１”および“０”（ソフ
トウェアブレーク命令の解除を示す）が出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はエミュレーションＣＰＵ
に関し、特にソフトウェアブレーク命令を有するエミュ
レーションＣＰＵに関する。

【０００２】

【従来の技術】従来、インサーキットエミュレータにお
いては、ユーザプログラムを中断させるための機能とし
て、ハードウェア割り込みを利用したハードウェアブレ
ーク機能と、任意のアドレスにソフトウェアブレーク命
令を書き込み、その命令をエミュレーションＣＰＵによ
り実行することにより、ユーザプログラムを中断させる
ソフトウェアブレーク機能とが用いられている。

【０００３】次に、ハードウェアブレークが発生した場
合における従来のエミュレーションＣＰＵの動作につい
て説明する。図８は、ハードウェアブレークが発生した
場合におけるエミュレーションＣＰＵの動作例を示す図
である。図８において、ユーザプログラム８０１の実行
中に、当該プログラムのステップ８０２の段階において
ハードウェアブレークが発生した場合には、現在実行さ
れている命令の次のアドレスをスタックに格納し、プロ
グラムカウンタ（ＰＣ）にベクタテーブルに格納されて
いるアドレスをセットする（ステップ８０３）。そし
て、ユーザプログラム８０１に復帰する場合には、ＢＲ
ＫＲＥＴ命令を実行する（ステップ８０４）ことによ
り、前記スタックに格納されているアドレスをプログラ
ムカウンタ（ＰＣ）にセットして（ステップ８０５）、
ユーザプログラム８０１に戻る。

【０００４】次に、ソフトウェアブレークが発生した場
合における従来のエミュレーションＣＰＵの動作につい
て説明する。図９は、ソフトウェアブレークが発生した
場合におけるエミュレーションＣＰＵの動作例を示す図
である。図９において、ユーザプログラム８０１の実行
中に、当該プログラムのステップ９０１の段階において
ソフトウェアブレークが発生した場合には、現在実行さ
れている命令の次のアドレスをスタックに格納し、プロ
グラムカウンタ（ＰＣ）に、ハードウェアブレークの場
合と同様にベクタテーブルに格納されているアドレスを
セットする（ステップ８０３）。そして、ユーザプログ
ラム８０１に復帰する場合には、ＢＲＫＲＥＴ命令を実
行する（ステップ８０４）ことにより、前記スタックに
格納されているアドレスをプログラムカウンタ（ＰＣ）
にセットして（ステップ８０５）、ユーザプログラム８
０１に戻る。

【０００５】このように、ソフトウェアブレークおよび
ハードウェアブレークの何れが発生しても、エミュレー
ションＣＰＵの内部においては全く同様の動作が行われ
るために、当該エミュレーションＣＰＵ内部には、ソフ
トウェアブレークの発生か、またはハードウェアブレー
クの発生かを判別する手段が設けられていないのが一般
である。

【０００６】従来のソフトウェアブレーク機能として
は、当該機能を実現するために、ユーザに公開されてい
るソフトウェアブレーク命令が使用されている。しかし
ながら、ユーザに公開されているソフトウェアブレーク
命令によりソフトウェアブレークを実現する場合には、
ユーザが使用しているソフトウェアブレーク命令用の割
り込みベクタアドレス格納領域を、インサーキットエミ
ュレータを用いてソフトウェア割り込みを実現すること
が必要であり、ユーザにより当該割り込みベクタアドレ
ス格納領域が使用されている場合には、ソフトウェアブ
レーク機能を使用することができないという問題があ
る。

【０００７】この対応策として、最近においては、エミ
ュレーションＣＰＵ内部において、ユーザが使用する領
域を使用することなしに、ソフトウェアブレークを実現
することができるように、ユーザ非公開のソフトウェア
ブレーク命令を持つエミュレーションＣＰＵが開発され
ている。このソフトウェアブレーク専用命令を用いるこ
とにより、ユーザの使用する領域を使用することなくソ
フトウェアブレーク機能を実現することができる。しか
し、前述したハードウェアブレークの発生と、ソフトウ
ェアブレークの発生とを判別することができないという
問題は残されたままである。

【０００８】上記の専用ソフトウェアブレーク命令を持
つ従来のエミュレーションＣＰＵの内部ブロックの構成
例を図４に示す。図４に示されるように、当該エミュレ
ーションＣＰＵは、データバスインタフェース１０４お
よびアドレスバスインタフェース１０５を含むバス制御
ユニット１０１と、命令デコード・ユニット１０６と、
実効アドレス生成ユニット１０９と、実行ユニット１１
０とを備えて構成される。

【０００９】図４の専用ソフトウェアブレーク命令を持
つ従来のエミュレーションＣＰＵにおいて、ソフトウェ
アブレーク命令を実行する場合には、バス制御ユニット
１０１においてフエッチされた命令コードは、データバ
ス１１６を介して命令デコード・ユニット１０６に入力
され、当該命令デコード・ユニット１０６において解析
される。その解析結果は命令バス１１２を経由して実行
ユニット１１０に入力され、実行ユニット１１０におい
ては、現在実行されている命令のアドレスがスタックに
プッシュされて、ベクタテーブルのアドレスにジャンプ
する。図４のエッミュレーションＣＰＵには、前述した
ように、ソフトウェアブレークおよびソフトウェアブレ
ークの何れが発生したかを判別する手段は含まれておら
ず、バス制御ユニット１０１においてフエッチされた命
令を実行するだけの機能を有するのみである。

【００１０】次に、図５の流れ図を参照して、従来のエ
ミュレーションＣＰＵを用いたインサーキットエミュレ
ータを使用して、プログラム開発者（以下、ユーザと云
う）により、開発されたプログラムの動作確認を行う際
の手順について説明する。この従来のエミュレーション
ＣＰＵを用いたインサーキットエミュレータにおいて
は、プログラムの動作確認を、ソフトウェアブレークと
ハードウェアブレークとを用いて行う場合には、まず動
作確認を行いたいプログラム（以下、ユーザプログラム
と云う）をインサーキットエミュレータに接続されてい
るユーザシステム内のメモリに読み込み（ステップ３０
１）、ソフトウェアブレークのアドレスを設定して（ス
テップ３０２）、ハードウェアブレーク条件の設定を行
った（ステップ３０３）後に、ユーザプログラムを実行
させる（ステップ３０４）。ユーザプログラムを実行さ
せた後において、設定されたソフトウェアブレークアド
レスおよびハードウェアブレーク条件に該当した場合に
は、当該ユーザプログラムの実行は中断される（ステッ
プ３０５）。その中断後において、ユーザは、命令実行
時にリアルタイムにメモリに格納されたプログラム実行
結果と、プログラムカウンタの表示（以下、トレース機
能とする）、メモリ内容の表示およびレジスタ内容の表
示を行うことにより、ユーザプログラムの実行が中断さ
れた要因を調べた（ステップ５０１）後に、ユーザプロ
グラムの動作の妥当性等を判断する。

【００１１】図６は、ハードウェアブレークとソフトウ
ェアブレークを、それぞれ単独に設定した場合のプログ
ラムの動作について示した図である。図６において、ハ
ードウェアブレークのみが設定された一例を示すソース
プログラム６０１を実行する場合には、ユーザは、メモ
リの８０Ｈ番地をアクセスした場合にブレークするよう
に設定した（ステップ６０２）後に、プログラムの実行
（ステップ６０４）をインサーキットエミュレータ対し
て指示し、当該インサーキットエミュレータにおいて
は、まずＩＮ ＢＷ，２０Ｈを実行する（ステップ６０
６）。その際、入力ポード２０Ｈのデータとして８０Ｈ
をＢＷレジスタに読み込んだ時に、次のＭＯＷ ＡＷ，
ＷＯＲＤ ＰＴＲ［ＢＷ］を実行した場合には、８０番
地の内容をＡＷレジスタに格納する。この時にはステッ
プ６０２において設定されたハードウェア条件が成立す
るので、プログラムは中断される（ステップ６０８）。
中断されたプログラムは、次にユーザプログラムを実行
する場合には、００２６Ｈ番地のＭＯＶ ＣＷ，１１Ｈ
から実行される（ステップ６１１）。

【００１２】また、ソフトウェアブレークのみが設定さ
れた一例を示すソースプログラム６０１を実行する場合
には、ユーザは、ＭＯＶ ＣＷ，１１Ｈでブレークする
ようにソフトウェアブレークを設定した（ステップ６０
３）後に、プログラムの実行をインサーキットエミュレ
ータ対して指示する（ステップ６０４）。当該インサー
キットエミュレータにおいては、ＭＯＶ ＣＷ，１１Ｈ
でソフトウェアブレークが発生するように００２６Ｈ番
地の内容をソフトウェアブレーク命令に置換えた（ステ
ップ６０５）後に、プログラムの実行に移行する。まず
ＩＮ ＢＷ，２０Ｈを実行し（ステップ６０６）、次
に、ＭＯＷ ＡＷ，ＷＯＲＤ ＰＴＲ［ＢＷ］を実行す
る（ステップ６０７）。そして次に、ステップ６０５に
おいて置換えられたソフトウェアブレーク命令を実行す
る（ステップ６０９）ことにより、プログラムの実行は
中断される。この中断されたプログラムを次に実行する
場合には、前述のハードウェアブレークが発生した場合
と同様に００２６Ｈ番地のＭＯＶ ＣＷ，１１Ｈから実
行される（ステップ６１１）。

【００１３】なお、従来のインサーキットエミュレータ
の動作については、電波新聞社発行の「マイクロプロセ
ッサ開発のすべて」における９３頁７−２「ＩＣＥの動
作原理」に記述されており、一般によく知られていると
ころである。

【００１４】

【発明が解決しようとする課題】上述した従来のエミュ
レーションＣＰＵにおいては、ソフトウェアブレーク命
令を実行し、それによりプログラムの実行が中断された
場合には、ハードウェアブレークによりブレークしたの
か、またはソフトウェアブレークによりブレークしたの
かを判断する手段が設けられてはいない。従って、イン
サーキットエミュレータに従来のエミュレーションＣＰ
Ｕを用いる場合には、ユーザとしては、ハードウェアブ
レークとソフトウェアブレークとを同時に設定してユー
ザプログラムを実行し、ソフトウェアブレークを設定し
たアドレスにおいて、ハードウェアブレークの条件が成
立してユーザプログラムが中断した場合には、当該プロ
グラムの中断がソフトウェアブレークにより中断したの
か、またはハードウェアブレークにより中断したのかを
示す情報が、インサーキットエミュレータよりユーザに
通知されないため、別途、プログラム実行の中断要因に
ついて調査を行う必要がある。以下に、プログラム実行
の具体例を参照して説明する。

【００１５】図７はプログラム実行中断の具体例を示す
図であり、図６において示されたプログラム例をハード
ウェアブレークとソフトウェアブレークとを共に設定し
て実行した場合における具体例を示している。図７の
（例１）は、入力ポートからデータ８０Ｈを読み込んだ
場合であり、（例２）は、入力ポートからデータＦＦＨ
を読み込んだ場合である。

【００１６】プログラム６０１を、当該プログラム６０
１によりメモリの８０Ｈ番地がアクセスされた場合にハ
ードウェアブレークが発生するように設定し、且つ、Ｍ
ＯＶＣＷ，１１Ｈにおいてソフトウェアブレークが発生
するように設定して（ステップ７０１）、プログラムの
実行をインサーキットエミュレータに指示する（ステッ
プ６０４）。インサーキットエミュレータにおいては、
ＭＯＶ ＣＷ，１１Ｈにおいてソフトウェアブレークが
発生するようにＭＯＶ ＣＷ，１１Ｈをソフトウェアブ
レーク命令に置換えて００２６Ｈ番地に書き込んだ（ス
テップ６０５）後に、プログラムの実行に移行する。
（例１）においては、まず、ＩＮ ＢＷ，２０Ｈを実行
し、入力ポート２０Ｈのデータとして８０ＨをＢＷレジ
スタに読み込む（ステップ６０６）。そして、次のＭＯ
Ｖ ＡＷ，ＷＯＲＤ ＰＴＲ［ＢＷ］を実行し、８０Ｈ
番地のデータをＡＷレジスタに設定する（ステップ６０
７）ことにより、当該８０Ｈ番地がアクセスされるので
ハードウェアブレーク条件が成立し、これによりプログ
ラムの実行は中断する（ステップ６０８）。そして、次
のプログラムの実行を行う場合には、００２６Ｈ番地か
らその実行に移される（ステップ６１１）。また（例
２）においては、まず、ＩＮ ＢＷ，２０Ｈを実行し
て、入力ポート２０ＨのデータとしてＦＦＨをＢＷレジ
スタに読み込む（ステップ７０２）。次に、ＭＯＶ Ａ
Ｗ，ＷＯＲＤ ＰＴＲ［ＢＷ］を実行し、ＦＦＨ番地の
データをＡＷレジスタに設定する（ステップ７０３）。
この場合には、当該ＦＦＨ番地に対するアクセスが行わ
れるが、この時にアクセスされるメモリは８０Ｈ番地で
はないのでハードウェアブレーク条件は成立せず、従っ
て、次の命令であるソフトウェアブレーク命令を実行す
る（ステップ６０９）。これによりプログラムの実行は
中断する（ステップ６１０）。そして、次のプログラム
の実行を行う場合には、００２６Ｈ番地からその実行に
移される（ステップ６１１）。

【００１７】上記の（例１）および（例２）の何れの場
合においても、中断した原因は異なるものの、中断した
位置は同じ００２６Ｈ番地であり、次にプログラムの実
行を行う場合には、双方ともに、００２６Ｈ番地のＭＯ
Ｖ ＣＷ，１１Ｈから実行が開始される。図６に示され
るように、ソフトウェアブレークとハードウェアブレー
クを同時に設定して．ユーザプログラムを実行した場合
には、偶然同じプログラムカウンタにおいてプログラム
が中断する可能性があり、そのような場合には、エミュ
レーションＣＰＵ自身においても、当該プログラムの中
断要因を判別する手段が設けられていないために、ユー
ザとしては、当該中断要因を、トレース機能、メモリ内
容の表示およびレジスタ内容の表示等を行うことにより
調べた後に、ユーザプログラムの動作の妥当性等につき
判断することが必要であるという欠点がある。

【００１８】

【課題を解決するための手段】第１の発明のエミュレー
ションＣＰＵは、ユーザプログラム実行を中断する専用
の割り込み命令（以下、ソフトウェアブレーク命令と云
う）と、当該割り込みの終了後に前記ユーザプログラム
に復帰する命令（以下、ＢＲＫＲＥＴ命令と云う）とを
有するエミュレーションＣＰＵにおいて、前記ソフトウ
ェアブレーク命令が実行されたことを検出するソフトウ
ェアブレーク命令検出手段と、前記ＢＲＫＲＥＴ命令が
実行されたことを検出するＢＲＫＲＥＴ命令検出手段
と、前記ソフトウェアブレーク命令検出手段の検出出力
と、前記ＢＲＫＲＥＴ命令検出手段の検出出力とを入力
して、ソフトウェアブレーク命令およびＢＲＫＲＥＴ命
令の内の何れの命令が実行されたかを検出する実行命令
検出手段とを少なくとも備えることを特徴としている。

【００１９】また、第２の発明のエミュレーションＣＰ
Ｕは、ユーザプログラム実行を中断する専用の割り込み
命令（以下、ソフトウェアブレーク命令と云う）と、当
該割り込みの終了後に前記ユーザプログラムに復帰する
命令（以下、ＢＲＫＲＥＴ命令と云う）とを有するエミ
ュレーションＣＰＵにおいて、前記ソフトウェアブレー
ク命令が実行されたことを検出するソフトウェアブレー
ク命令検出手段と、前記ＢＲＫＲＥＴ命令が実行された
ことを検出するＢＲＫＲＥＴ命令検出手段と、前記ソフ
トウェアブレーク命令検出手段の検出出力と、前記ＢＲ
ＫＲＥＴ命令検出手段の検出出力とを入力して、ソフト
ウェアブレーク命令およびＢＲＫＲＥＴ命令の内の何れ
の命令が実行されたかを検出する実行命令検出手段と、
前記実行命令検出手段の検出出力を入力して保持する命
令検出フラグと、所定の専用命令を検出して、当該専用
命令により前記命令検出フラグに保持されている前記検
出出力を読み出して出力させるフラグ読み出し命令検出
手段とを少なくとも備えることを特徴としている。

【００２０】なお、前記第１および第２の発明における
前記実行命令検出手段は、前記ソフトウェアブレーク命
令検出時の前記ソフトウェアブレーク命令検出手段の検
出出力“Ｘ（Ｘ＝１または０）”の入力を受けて“Ｘ
（Ｘ＝１または０）”を出力し、前記ＢＲＫＲＥＴ命令
検出時の前記ＢＲＫＲＥＴ命令検出手段の検出出力“Ｙ
（Ｙ＝０または１）”の入力を受けて“Ｙ（Ｙ＝０また
は１）”を出力するＲＳフリップフロップにより構成し
てもよい。

【００２１】

【実施例】次に、本発明について図面を参照して説明す
る。

【００２２】図１は本発明の第１の実施例を示すブロッ
ク図である。図１に示されるように、本実施例は、デー
タバスインタフェース１０４およびアドレスバスインタ
フェース１０５を含むバス制御ユニット１０１と、命令
デコード・ユニット１０６と、実効アドレス生成ユニッ
ト１０９と、ソフトウェアブレーク命令検出回路１０
７、ＲＳフリップフロップ１０８およびＢＲＫＲＥＴ命
令検出回路１１１を含む実行ユニット１１０とを備えて
構成される。

【００２３】図１のエミュレーションＣＰＵにおいて、
実行ユニット１１０に含まれるソフトウェアブレーク命
令検出回路１０７およびＢＲＫＲＥＴ命令検出回路１１
１においては、命令デコード・ユニット１０６より、命
令バス１１２を介して入力される命令の入力を受けて、
それぞれの検出回路において、対応するソフトウェアブ
レーク命令の有無の検出、ならびにＢＲＫＲＥＴ命令の
有無の検出が行われる。ソフトウェアブレーク命令検出
回路１０７においてソフトウェアブレーク命令が検出さ
れる場合には、ソフトウェアブレーク命令検出回路１０
７よりは“１”が出力され、ＢＲＫＲＥＴ命令検出回路
１１１からは“０”が出力される。これらの検出結果を
受けて、ＲＳフリップフロップ１０８からは、ソフトウ
ェアブレーク命令が検出されたことを示す“１”のブレ
ーク検出信号１１５が外部に出力される。また、ＢＲＫ
ＲＥＴ命令検出回路１１１においてＢＲＫＲＥＴ命令が
検出される場合には、ＢＲＫＲＥＴ命令検出回路１１１
よりは“１”が出力され、ソフトウェアブレーク命令検
出回路１０７よりは“０”が出力される。これらの検出
結果を受けて、ＲＳフリップフロップ１０８からは、ソ
フトウェアブレーク命令が解除されたことを示す“０”
のブレーク検出信号１１５が、所定の端子（図示されな
い）を介して外部に出力される。

【００２４】図１のエミュレーションＣＰＵをインサー
キットエミュレータに用いた場合には、ソフトウェアブ
レーク検出用フラグは、上記のブレーク検出信号１１５
として出力されるので、当該ブレーク検出信号１１５の
状態（“１”または“０”）を検出することにより、イ
ンサーキットエミュレータにおいて、ブレーク要因がハ
ードウェアブレークであるか、またはソフトウェアブレ
ークであるかを判断することができる。

【００２５】図２は、本発明の第２の実施例を示すブロ
ック図である。図２に示されるように、本実施例は、デ
ータバスインタフェース１０４およびアドレスバスイン
タフェース１０５を含むバス制御ユニット１０１と、命
令デコード・ユニット１０６と、実効アドレス生成ユニ
ット１０９と、ソフトウェアブレーク命令検出回路１０
７、ＲＳフリップフロップ１０８、ＢＲＫＲＥＴ命令検
出回路１１１、ソフトウェアブレーク検出フラグ２０１
およびフラグ読み出し命令検出回路２０２を含む実行ユ
ニット１１０とを備えて構成される。図１の対比により
明らかなように、本実施例の第１の実施例との相違点
は、実行ユニット１１０内に、新たに、ソフトウェアブ
レーク検出フラグ２０１およびフラグ読み出し命令検出
回路２０２が付加されていることである。

【００２６】図２のエミュレーションＣＰＵにおいて、
第１の実施例の場合と同様に、実行ユニット１１０に含
まれるソフトウェアブレーク命令検出回路１０７および
ＢＲＫＲＥＴ命令検出回路１１１においては、命令デコ
ード・ユニット１０６より、命令バス１１２を介して入
力される命令の入力を受けて、それぞれの検出回路にお
いて、対応するソフトウェアブレーク命令の有無の検
出、ならびにＢＲＫＲＥＴ命令の有無の検出が行われ
る。ソフトウェアブレーク命令検出回路１０７において
ソフトウェアブレーク命令が検出される場合には、ソフ
トウェアブレーク命令検出回路１０７よりは“１”が出
力され、ＢＲＫＲＥＴ命令検出回路１１１からは“０”
が出力される。これらの検出結果を受けて、ＲＳフリッ
プフロップ１０８からは、ソフトウェアブレーク命令が
検出されたことを示す“１”のブレーク検出信号１１５
が出力されて、ソフトウェアブレーク検出フラグ２０１
に入力されて保持される。また、ＢＲＫＲＥＴ命令検出
回路１１１においてＢＲＫＲＥＴ命令が検出される場合
には、ＢＲＫＲＥＴ命令検出回路１１１よりは“１”が
出力され、ソフトウェアブレーク命令検出回路１０７よ
りは“０”が出力される。これらの検出結果を受けて、
ＲＳフリップフロップ１０８からは、ソフトウェアブレ
ーク命令が解除されたことを示す“０”のブレーク検出
信号１１５が出力されて、ソフトウェアブレーク検出フ
ラグ２０１に入力されて保持される。

【００２７】上記のように、ソフトウェアブレーク検出
フラグ２０１に入力されて保持されているブレーク検出
信号１１５を読み出す場合には、命令バス１１２を介し
て入力される専用の読み出し命令を実行することによ
り、フラグ読み出し命令検出回路２０２からは“１”が
出力されて、当該ソフトウェアブレーク検出フラグ２０
１に入力される。これにより、ソフトウェアブレーク検
出フラグ２０１よりブレーク検出信号１１５が読み出さ
れ、データバス１１６に出力される。従って、図２のエ
ミュレーションＣＰＵをインサーキットエミュレータに
用いる場合には、上述のように、命令バス１１２を介し
て入力される専用読み出し命令により、ソフトウェアブ
レーク検出フラグ２０１の内容の読み出しをデータバス
１１６を介して行うことによって、ブレークの要因が、
ソフトウェアブレークによるのか、或はまたハードウェ
アブレークによるのかを容易に判断することができる。

【００２８】なお、図１に示される第１の実施例におい
ては、実行ユニット１１０より、ブレーク検出信号１１
５が外部に対して出力するための専用端子を設けること
が必要であるが、本実施例においては、内部のレジスタ
を介してブレーク要因を知ることができるため、上記の
専用端子が不要になるという利点がある。

【００２９】図３は、前記第２の実施例のエミュレーシ
ョンＣＰＵを用いたインサーキットエミュレータによ
り、ユーザが、プログラムの動作確認を、ハードウェア
ブレークとソフトウェアブレークとを用いて実施する場
合の手順を示す流れ図である。

【００３０】本発明のエミュレーションＣＰＵを用いた
インサーキットエミュレータによりユーザプログラムの
動作確認を行う場合には、まず、ユーザプログラムをユ
ーザシステムに読み込み（ステップ３０１）、ソフトウ
ェアブレークを発生させるアドレス設定を行って（ステ
ップ３０２）、ハードウェアブレークを発生させる条件
の設定を行い（ステップ３０３）、その後に、ユーザプ
ログラムを実行させる（ステップ３０４）。前記ステッ
プ３０４においてユーザプログラムを実行させた場合
に、当該ユーザプログラムの実行の過程において、ステ
ップ３０２およびステップ３０３においてそれぞれ設定
されたソフトウェアブレークアドレスおよびハードウェ
アブレーク条件に該当する場合には、その時点において
ユーザプログラムは中断される（ステップ３０５）。

【００３１】その際、ソフトウェアブレークが発生した
場合には、ソフトウェアブレーク検出フラグ２０１に保
持されるブレーク検出信号は“１”になるために、イン
サーキットエミュレータにおいては、エミュレーション
ＣＰＵ内部のソフトウェアブレーク検出フラグ２０１の
状態（“１”）を確認することにより、ソフトウェアブ
レークが発生したことが明確に認識され、従って、イン
サーキットエミュレータのブレーク要因を、ユーザに対
して自動的に通知することが可能となり、これにより、
ユーザは、ブレーク要因を調べるために、トレース機能
を用いたりする（図５のステップ５０１を参照）ことな
く、ユーザプログラムの動作の妥当性を調べることがで
きる。

【００３２】

【発明の効果】以上説明したように、本発明は、ユーザ
プログラムの実行を中断するソフトウェアブレーク命令
を検出する手段と、当該ソフトウェアブレーク命令を終
了して前記ユーザプログラムに復帰するＢＲＫＲＥＴ命
令を検出する手段とを少なくとも備えることにより、ブ
レーク発生要因がソフトウェアブレークによるのか、ま
たはハードウェアブレークによるのかを判別することが
可能となり、ユーザプログラムの中断要因を調査すると
いう余分の作業を排除することができるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】本発明の第２の実施例を示すブロック図であ
る。

【図３】第２の実施例における動作の一例を示す流れ図
である。

【図４】従来例を示すブロック図である。

【図５】従来例における動作の一例を示す流れ図であ
る。

【図６】プログラムの動作の具体例を示す流れ図であ
る。

【図７】プログラムの動作の具体例を示す流れ図であ
る。

【図８】ハードウェアブレーク発生時のエミュレーショ
ンＣＰＵの動作例を示す図である。

【図９】ソフトウェアブレーク発生時のエミュレーショ
ンＣＰＵの動作例を示す図である。

【符号の説明】

１０１ バス制御ユニット １０２、１１６ データバス １０３、１１７ アドレスバス １０４ データバスインタフェ−ス １０５ アドレスバスインタフェ−ス １０６ 命令デコード・ユニット １０７ ソフトウェアブレーク検出回路 １０８ ＲＳフリップフロップ １０９ 実効アドレス生成ユニット １１０ 実効ユニット １１１ ＢＲＫＲＥＴ命令検出回路 １１２ 命令バス １１３ アドレッシング情報 １１４ 論理アドレス １１５ ブレーク検出信号 ２０１ ソフトウェアブレーク検出フラグ ２０２ フラグ読み出し命令検出回路 ３０１ ユーザプログラムの読み込みステップ ３０２ ソフトブレークアドレスの設定ステップ ３０３ ハードブレーク条件の設定ステップ ３０４ ユーザプログラム実行ステップ ３０５ ユーザプログラム・中断ステップ ３０６ 検出フラグＯＮ？ステップ ３０７ ソフトブレーク発生を表示ステップ ３０８ ハードブレーク発生を表示ステップ ５０１ ユーザプログラムブレーク要因の確認ステッ
プ ６０１ ソースプログラム ６０２ ハードウェアブレーク設定ステップ ６０３ ソフトウェアブレーク設定ステップ ６０４ プログラム実行ステップ ６０５ ソフトウェアブレ−ク命令をセットするステ
ップ ６０６ １行目のプログラムの実行ステップ ６０７ ２行目のプログラムの実行ステップ ６０８ ハードウェアブレーク条件の成立ステップ ６０９ ソフトウェアブレーク条件の成立ステップ ６１０ プログラムの中断ステップ ６１１ 次に実行されるプログラムの説明ステップ ７０１ ハードウェアブレーク、ソフトウェアブレー
ク設定ステップ ７０２ １行目のプログラムの実行ステップ ７０３ ２行目のプログラムの実行ステップ ８０１ ユーザプログラム ８０２ ハードウェアブレークの発生ステップ ８０３ ブレーク発生時の内部動作ステップ ８０４ ＢＲＫＲＥＴ命令の実行ステップ ８０５ ＢＲＫＲＥＴ命令実行時の内部動作ステップ ９０１ ソフトウェアブレークの発生ステップ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ユーザプログラム実行を中断する専用の
   割り込み命令（以下、ソフトウェアブレーク命令と云
   う）と、当該割り込みの終了後に前記ユーザプログラム
   に復帰する命令（以下、ＢＲＫＲＥＴ命令と云う）とを
   有するエミュレーションＣＰＵにおいて、 前記ソフトウェアブレーク命令が実行されたことを検出
   するソフトウェアブレーク命令検出手段と、 前記ＢＲＫＲＥＴ命令が実行されたことを検出するＢＲ
   ＫＲＥＴ命令検出手段と、 前記ソフトウェアブレーク命令検出手段の検出出力と、
   前記ＢＲＫＲＥＴ命令検出手段の検出出力とを入力し
   て、ソフトウェアブレーク命令およびＢＲＫＲＥＴ命令
   の内の何れの命令が実行されたかを検出する実行命令検
   出手段と、 を少なくとも備えることを特徴とするエミュレーション
   ＣＰＵ。
2. 【請求項２】 ユーザプログラム実行を中断する専用の
   割り込み命令（以下、ソフトウェアブレーク命令と云
   う）と、当該割り込みの終了後に前記ユーザプログラム
   に復帰する命令（以下、ＢＲＫＲＥＴ命令と云う）とを
   有するエミュレーションＣＰＵにおいて、 前記ソフトウェアブレーク命令が実行されたことを検出
   するソフトウェアブレーク命令検出手段と、 前記ＢＲＫＲＥＴ命令が実行されたことを検出するＢＲ
   ＫＲＥＴ命令検出手段と、 前記ソフトウェアブレーク命令検出手段の検出出力と、
   前記ＢＲＫＲＥＴ命令検出手段の検出出力とを入力し
   て、ソフトウェアブレーク命令およびＢＲＫＲＥＴ命令
   の内の何れの命令が実行されたかを検出する実行命令検
   出手段と、 前記実行命令検出手段の検出出力を入力して保持する命
   令検出フラグと、 所定の専用命令を検出して、当該専用命令により前記命
   令検出フラグに保持されている前記検出出力を読み出し
   て出力させるフラグ読み出し命令検出手段と、 を少なくとも備えることを特徴とするエミュレーション
   ＣＰＵ。
3. 【請求項３】 前記実行命令検出手段が、前記ソフトウ
   ェアブレーク命令検出時の前記ソフトウェアブレーク命
   令検出手段の検出出力“Ｘ（Ｘ＝１または０）”の入力
   を受けて“Ｘ（Ｘ＝１または０）”を出力し、前記ＢＲ
   ＫＲＥＴ命令検出時の前記ＢＲＫＲＥＴ命令検出手段の
   検出出力“Ｙ（Ｙ＝０または１）”の入力を受けて“Ｙ
   （Ｙ＝０または１）”を出力するＲＳフリップフロップ
   により構成される請求項１および２記載のエミュレーシ
   ョンＣＰＵ。