JP3214413B2 - エミュレータ - Google Patents
エミュレータInfo
- Publication number
- JP3214413B2 JP3214413B2 JP27539697A JP27539697A JP3214413B2 JP 3214413 B2 JP3214413 B2 JP 3214413B2 JP 27539697 A JP27539697 A JP 27539697A JP 27539697 A JP27539697 A JP 27539697A JP 3214413 B2 JP3214413 B2 JP 3214413B2
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- microcomputer
- flash
- self
- emulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フラッシュメモリ
を内蔵したマイクロコンピュータをエミュレートするエ
ミュレータに関する。
を内蔵したマイクロコンピュータをエミュレートするエ
ミュレータに関する。
【０００２】
【従来の技術】最近、フラッシュメモリを内蔵したマイ
クロコンピュータが増加している。このようなマイクロ
コンピュータにおいては、ライタを使用せずに、マイク
ロコンピュータ自身のプログラムによってフラッシュメ
モリを書き換えるフラッシュセルフ書き込み機能の要求
が高くなっている。この場合、フラッシュセルフ書き込
みを行うためのプログラムはユーザによって作成される
ため、このフラッシュセルフ書き込み用のプログラムの
書き込みロジックのデバッグが必要になってきている。
クロコンピュータが増加している。このようなマイクロ
コンピュータにおいては、ライタを使用せずに、マイク
ロコンピュータ自身のプログラムによってフラッシュメ
モリを書き換えるフラッシュセルフ書き込み機能の要求
が高くなっている。この場合、フラッシュセルフ書き込
みを行うためのプログラムはユーザによって作成される
ため、このフラッシュセルフ書き込み用のプログラムの
書き込みロジックのデバッグが必要になってきている。
【０００３】このようなユーザプログラムの書き込みロ
ジックをデバッグするためにエミュレータ（典型的に
は、インサーキットエミュレータ）が使用される。
ジックをデバッグするためにエミュレータ（典型的に
は、インサーキットエミュレータ）が使用される。
【０００４】特開平８−２９７５９５号公報には、フラ
ッシュメモリを内蔵したエミュレーションプロセッサ
と、代替ＲＡＭ(random access memory)とを有する従来
のインサーキットエミュレータが開示されている。この
従来のインサーキットエミュレータでは、通常は、代替
ＲＡＭを使用して、エミュレート対象であるユーザシス
テムの制御用プログラムのデバッグを行う。一方、エミ
ュレート対象であるユーザシステムがフラッシュメモリ
をプログラムメモリとして内蔵したマイクロコンピュー
タである場合、このフラッシュメモリへの書き込み用プ
ログラムは代替ＲＡＭを用いてはデバッグできないの
で、エミュレーションプロセッサに内蔵されたフラッシ
ュメモリを使用して、フラッシュメモリへの書き込み用
プログラムのデバッグを行う。なお、オンボード書き込
みとは、フラッシュメモリを内蔵したマイクロコンピュ
ータにおいて、チップをボードに搭載した状態でプログ
ラムを書き込むことを意味する。
ッシュメモリを内蔵したエミュレーションプロセッサ
と、代替ＲＡＭ(random access memory)とを有する従来
のインサーキットエミュレータが開示されている。この
従来のインサーキットエミュレータでは、通常は、代替
ＲＡＭを使用して、エミュレート対象であるユーザシス
テムの制御用プログラムのデバッグを行う。一方、エミ
ュレート対象であるユーザシステムがフラッシュメモリ
をプログラムメモリとして内蔵したマイクロコンピュー
タである場合、このフラッシュメモリへの書き込み用プ
ログラムは代替ＲＡＭを用いてはデバッグできないの
で、エミュレーションプロセッサに内蔵されたフラッシ
ュメモリを使用して、フラッシュメモリへの書き込み用
プログラムのデバッグを行う。なお、オンボード書き込
みとは、フラッシュメモリを内蔵したマイクロコンピュ
ータにおいて、チップをボードに搭載した状態でプログ
ラムを書き込むことを意味する。
【０００５】
【発明が解決しようとする課題】このように従来のイン
サーキットエミュレータでは、該エミュレータ内部に設
けられたフラッシュメモリに実際にオンボード書き込み
を行う。
サーキットエミュレータでは、該エミュレータ内部に設
けられたフラッシュメモリに実際にオンボード書き込み
を行う。
【０００６】従って、この従来のインサーキットエミュ
レータは、その内部に代替ＲＡＭのみならずフラッシュ
メモリを設ける必要であり、構造が複雑になると共に高
価となる。
レータは、その内部に代替ＲＡＭのみならずフラッシュ
メモリを設ける必要であり、構造が複雑になると共に高
価となる。
【０００７】また、フラッシュメモリには書き込み回数
などに制限があり、毎回フラッシュメモリに書き込んで
いたら寿命がもたない。
などに制限があり、毎回フラッシュメモリに書き込んで
いたら寿命がもたない。
【０００８】また、前記公報には、オンボード書き込み
の際の書き込み用プログラムのデバッグを行うことは開
示されているが、フラッシュセルフ書き込みの際のユー
ザプログラムの書き込みロジックのデバッグについては
開示されていない。
の際の書き込み用プログラムのデバッグを行うことは開
示されているが、フラッシュセルフ書き込みの際のユー
ザプログラムの書き込みロジックのデバッグについては
開示されていない。
【０００９】それ故、本発明の課題は、フラッシュセル
フ書き込みの際のユーザプログラムの書き込みロジック
のデバッグを行えるエミュレータを提供することにあ
る。
フ書き込みの際のユーザプログラムの書き込みロジック
のデバッグを行えるエミュレータを提供することにあ
る。
【００１０】本発明のもう一つの課題は、フラッシュセ
ルフ書き込みの際のユーザプログラムの書き込みロジッ
クのデバッグを、簡単な構成で安価に行えるエミュレー
タを提供することにある。
ルフ書き込みの際のユーザプログラムの書き込みロジッ
クのデバッグを、簡単な構成で安価に行えるエミュレー
タを提供することにある。
【００１１】本発明の更にもう一つの課題は、フラッシ
ュセルフ書き込みの際のユーザプログラムの書き込みロ
ジックのデバッグを、該ユーザプログラムを実際にフラ
ッシュメモリに書き込むことなく行えるエミュレータを
提供することにある。
ュセルフ書き込みの際のユーザプログラムの書き込みロ
ジックのデバッグを、該ユーザプログラムを実際にフラ
ッシュメモリに書き込むことなく行えるエミュレータを
提供することにある。
【００１２】
【課題を解決するための手段】本発明によれば、フラッ
シュメモリを内蔵し、ユーザによって作成された前記フ
ラッシュメモリの書き換えを行うためのユーザプログラ
ムに従って、自分自身で前記フラッシュメモリを書き換
えるフラッシュセルフ書き込み動作を行うマイクロコン
ピュータをエミュレートするエミュレータにおいて、前
記マイクロコンピュータにおける前記フラッシュメモリ
への前記フラッシュセルフ書き込み動作の開始を検出
し、前記マイクロコンピュータの前記フラッシュセルフ
書き込み動作をブレークする検出手段と、前記フラッシ
ュメモリの代替メモリとして作用するＲＡＭと、該検出
手段に接続され、前記検出手段が前記フラッシュセルフ
書き込み動作の開始を検出した時、前記マイクロコンピ
ュータ内の予め定められたレジスタをリードし、そのリ
ード値より前記フラッシュメモリの書き換えるべきアド
レス及びデータを解読し、前記アドレス及びデータに基
いて前記フラッシュメモリの代りに前記ＲＡＭを書き換
え、前記ユーザプログラムの書き込みロジックをデバッ
グするスーパバイザ手段とを有し、前記スーパバイザ手
段が前記マイクロコンピュータと別に設けられているこ
とを特徴とするエミュレータが得られる。
シュメモリを内蔵し、ユーザによって作成された前記フ
ラッシュメモリの書き換えを行うためのユーザプログラ
ムに従って、自分自身で前記フラッシュメモリを書き換
えるフラッシュセルフ書き込み動作を行うマイクロコン
ピュータをエミュレートするエミュレータにおいて、前
記マイクロコンピュータにおける前記フラッシュメモリ
への前記フラッシュセルフ書き込み動作の開始を検出
し、前記マイクロコンピュータの前記フラッシュセルフ
書き込み動作をブレークする検出手段と、前記フラッシ
ュメモリの代替メモリとして作用するＲＡＭと、該検出
手段に接続され、前記検出手段が前記フラッシュセルフ
書き込み動作の開始を検出した時、前記マイクロコンピ
ュータ内の予め定められたレジスタをリードし、そのリ
ード値より前記フラッシュメモリの書き換えるべきアド
レス及びデータを解読し、前記アドレス及びデータに基
いて前記フラッシュメモリの代りに前記ＲＡＭを書き換
え、前記ユーザプログラムの書き込みロジックをデバッ
グするスーパバイザ手段とを有し、前記スーパバイザ手
段が前記マイクロコンピュータと別に設けられているこ
とを特徴とするエミュレータが得られる。
【００１３】前記マイクロコンピュータにおける前記フ
ラッシュメモリへの前記フラッシュセルフ書き込み動作
の開始は、前記マイクロコンピュータ内に前記フラッシ
ュメモリとは別に設けられたＲＯＭへのジャンプでブレ
ークするイベントとして予め設定されても良い。
ラッシュメモリへの前記フラッシュセルフ書き込み動作
の開始は、前記マイクロコンピュータ内に前記フラッシ
ュメモリとは別に設けられたＲＯＭへのジャンプでブレ
ークするイベントとして予め設定されても良い。
【００１４】この場合、前記検出手段は、前記フラッシ
ュメモリへの前記フラッシュセルフ書き込み動作の開始
を前記イベントとして検出し、前記マイクロコンピュー
タの前記フラッシュセルフ書き込み動作をブレークす
る。
ュメモリへの前記フラッシュセルフ書き込み動作の開始
を前記イベントとして検出し、前記マイクロコンピュー
タの前記フラッシュセルフ書き込み動作をブレークす
る。
【００１５】好ましくは、前記ＲＯＭは、スーパバイザ
・プログラムを格納している。
・プログラムを格納している。
【００１６】この場合、前記スーパバイザ手段は、前記
ＲＯＭにも接続され、前記検出手段が前記フラッシュセ
ルフ書き込み動作の開始を前記イベントとして検出した
時、前記スーパバイザ・プログラムに従って、前記マイ
クロコンピュータ内の予め定められたレジスタをリード
し、そのリード値より前記フラッシュメモリの書き換え
るべきアドレス及びデータを解読し、前記アドレス及び
データに基いて前記フラッシュメモリの代りに前記ＲＡ
Ｍを書き換え、前記ユーザプログラムの書き込みロジッ
クをデバッグする。
ＲＯＭにも接続され、前記検出手段が前記フラッシュセ
ルフ書き込み動作の開始を前記イベントとして検出した
時、前記スーパバイザ・プログラムに従って、前記マイ
クロコンピュータ内の予め定められたレジスタをリード
し、そのリード値より前記フラッシュメモリの書き換え
るべきアドレス及びデータを解読し、前記アドレス及び
データに基いて前記フラッシュメモリの代りに前記ＲＡ
Ｍを書き換え、前記ユーザプログラムの書き込みロジッ
クをデバッグする。
【００１７】
【発明の実施の形態】次に本発明の実施例について図面
を参照して説明する。
を参照して説明する。
【００１８】図１を参照すると、本発明の一実施例によ
るエミュレータ（インサーキットエミュレータ）１は、
マイクロコンピュータ２をエミュレートするものための
ものである。マイクロコンピュータ２は、ＣＰＵエバチ
ップ３と周辺エバチップ４とを有する。周辺エバチップ
４はフラッシュメモリ５と裏ＲＯＭ(read only memory)
６とＳＦＲ(special function registers)７とを内蔵し
ている。ＣＰＵエバチップ３は、ユーザによって作成さ
れたフラッシュメモリ５の書き換えを行うためのユーザ
プログラム８に従って、フラッシュメモリ５を書き換え
るフラッシュセルフ書き込み動作を行う。
るエミュレータ（インサーキットエミュレータ）１は、
マイクロコンピュータ２をエミュレートするものための
ものである。マイクロコンピュータ２は、ＣＰＵエバチ
ップ３と周辺エバチップ４とを有する。周辺エバチップ
４はフラッシュメモリ５と裏ＲＯＭ(read only memory)
６とＳＦＲ(special function registers)７とを内蔵し
ている。ＣＰＵエバチップ３は、ユーザによって作成さ
れたフラッシュメモリ５の書き換えを行うためのユーザ
プログラム８に従って、フラッシュメモリ５を書き換え
るフラッシュセルフ書き込み動作を行う。
【００１９】図２を参照すると、フラッシュメモリ５
は、００００（ｈ）〜４０００（ｈ）番地のプログラム
を格納するブート領域（スタック）と、４０００（ｈ）
〜０ＦＦＦＦ（ｈ）番地のフラッシュセルフ書き込み可
能な領域とを有する。このフラッシュセルフ書き込み可
能な領域のうちの４０００（ｈ）〜４ＦＦＦ（ｈ）番地
の領域は表ＲＯＭとして作用するものであり、この表Ｒ
ＯＭは、ユーザプログラム８（図１）でＦＬＳＰＭ＝０
で指定される。裏ＲＯＭ６も、表ＲＯＭと同様に４００
０（ｈ）〜４ＦＦＦ（ｈ）番地を有する。裏ＲＯＭ６
は、ユーザプログラム８でＦＬＳＰＭ＝１で指定され
る。
は、００００（ｈ）〜４０００（ｈ）番地のプログラム
を格納するブート領域（スタック）と、４０００（ｈ）
〜０ＦＦＦＦ（ｈ）番地のフラッシュセルフ書き込み可
能な領域とを有する。このフラッシュセルフ書き込み可
能な領域のうちの４０００（ｈ）〜４ＦＦＦ（ｈ）番地
の領域は表ＲＯＭとして作用するものであり、この表Ｒ
ＯＭは、ユーザプログラム８（図１）でＦＬＳＰＭ＝０
で指定される。裏ＲＯＭ６も、表ＲＯＭと同様に４００
０（ｈ）〜４ＦＦＦ（ｈ）番地を有する。裏ＲＯＭ６
は、ユーザプログラム８でＦＬＳＰＭ＝１で指定され
る。
【００２０】図１に戻って、エミュレータ１は、裏ＲＯ
Ｍイベント検出器９を有するデバッグ回路１０と、フラ
ッシュメモリ５の代替メモリとして作用する代替ＲＡＭ
１１と、スーパバイザ１２とを有する。
Ｍイベント検出器９を有するデバッグ回路１０と、フラ
ッシュメモリ５の代替メモリとして作用する代替ＲＡＭ
１１と、スーパバイザ１２とを有する。
【００２１】マイクロコンピュータ２のＣＰＵエバチッ
プ３におけるフラッシュメモリ５へのフラッシュセルフ
書き込み動作の開始は、マイクロコンピュータ２の周辺
エバチップ４内にフラッシュメモリ５とは別に設けられ
た裏ＲＯＭ６へのジャンプでブレークする裏ＲＯＭイベ
ントとして予め設定されている。
プ３におけるフラッシュメモリ５へのフラッシュセルフ
書き込み動作の開始は、マイクロコンピュータ２の周辺
エバチップ４内にフラッシュメモリ５とは別に設けられ
た裏ＲＯＭ６へのジャンプでブレークする裏ＲＯＭイベ
ントとして予め設定されている。
【００２２】デバッグ回路１０の裏ＲＯＭイベント検出
器９は、マイクロコンピュータ２のＣＰＵエバチップ３
におけるフラッシュメモリ５へのフラッシュセルフ書き
込み動作の開始を、前記裏ＲＯＭイベントとして検出
し、マイクロコンピュータ２のＣＰＵエバチップ３のフ
ラッシュセルフ書き込み動作をブレークする。
器９は、マイクロコンピュータ２のＣＰＵエバチップ３
におけるフラッシュメモリ５へのフラッシュセルフ書き
込み動作の開始を、前記裏ＲＯＭイベントとして検出
し、マイクロコンピュータ２のＣＰＵエバチップ３のフ
ラッシュセルフ書き込み動作をブレークする。
【００２３】スーパバイザ１２は、デバッグ回路１０の
裏ＲＯＭイベント検出器９に接続され、裏ＲＯＭイベン
ト検出器９がフラッシュセルフ書き込み動作の開始を、
前記裏ＲＯＭイベントとして検出した時、マイクロコン
ピュータ２の周辺エバチップ４内のＳＦＲ７のうちの予
め定められたレジスタをＣＰＵエバチップ３を介してリ
ードし、そのリード値よりフラッシュメモリ５の書き換
えるべきアドレス及びデータを解読し、前記アドレス及
びデータに基いてフラッシュメモリ５の代りに代替ＲＡ
Ｍ１１をＣＰＵエバチップ３を介して書き換え、ユーザ
プログラム８の書き込みロジックをデバッグする。
裏ＲＯＭイベント検出器９に接続され、裏ＲＯＭイベン
ト検出器９がフラッシュセルフ書き込み動作の開始を、
前記裏ＲＯＭイベントとして検出した時、マイクロコン
ピュータ２の周辺エバチップ４内のＳＦＲ７のうちの予
め定められたレジスタをＣＰＵエバチップ３を介してリ
ードし、そのリード値よりフラッシュメモリ５の書き換
えるべきアドレス及びデータを解読し、前記アドレス及
びデータに基いてフラッシュメモリ５の代りに代替ＲＡ
Ｍ１１をＣＰＵエバチップ３を介して書き換え、ユーザ
プログラム８の書き込みロジックをデバッグする。
【００２４】裏ＲＯＭ６は、スーパバイザ・プログラム
を格納している。スーパバイザ１２は、ＣＰＵエバチッ
プ３を介して裏ＲＯＭ６にも接続され、裏ＲＯＭイベン
ト検出器９がフラッシュセルフ書き込み動作の開始を、
前記裏ＲＯＭイベントとして検出した時、前記スーパバ
イザ・プログラムに従って、前述した動作をする。
を格納している。スーパバイザ１２は、ＣＰＵエバチッ
プ３を介して裏ＲＯＭ６にも接続され、裏ＲＯＭイベン
ト検出器９がフラッシュセルフ書き込み動作の開始を、
前記裏ＲＯＭイベントとして検出した時、前記スーパバ
イザ・プログラムに従って、前述した動作をする。
【００２５】図３を参照して、裏ＲＯＭイベント検出器
９（図１）は、ユーザプログラムの裏ＲＯＭ６（図１）
を指定するＦＬＳＰＭ＝１と、その４０００（ｈ）番地
を呼び出すｃａｌｌ ４０００（ｈ）を、裏ＲＯＭ６へ
のジャンプでブレークする裏ＲＯＭイベントとして検出
する。この時、裏ＲＯＭイベント検出器９は、裏ＲＯＭ
６の４０００（ｈ）番地にジャンプすると共に、マイク
ロコンピュータ２のＣＰＵエバチップ３のフラッシュセ
ルフ書き込み動作をブレークする。スーパバイザ１２
（図１）は、裏ＲＯＭ６のスーパバイザ・プログラムに
従って、ＳＦＲ７のうちの予め定められたレジスタを参
照して該当処理を前述した通り行う。この際、裏ＲＯＭ
６のスーパバイザ・プログラムに従った処理を行ったた
め、プログラムカウンタ（ＰＣ）はその処理分だけ進ん
だ番地を示している。従って、プログラムカウンタ（Ｐ
Ｃ）が所定の戻り番地を示すようにプログラムカウンタ
（ＰＣ）を書き換える必要があり、このためスタックの
データを書き換える。
９（図１）は、ユーザプログラムの裏ＲＯＭ６（図１）
を指定するＦＬＳＰＭ＝１と、その４０００（ｈ）番地
を呼び出すｃａｌｌ ４０００（ｈ）を、裏ＲＯＭ６へ
のジャンプでブレークする裏ＲＯＭイベントとして検出
する。この時、裏ＲＯＭイベント検出器９は、裏ＲＯＭ
６の４０００（ｈ）番地にジャンプすると共に、マイク
ロコンピュータ２のＣＰＵエバチップ３のフラッシュセ
ルフ書き込み動作をブレークする。スーパバイザ１２
（図１）は、裏ＲＯＭ６のスーパバイザ・プログラムに
従って、ＳＦＲ７のうちの予め定められたレジスタを参
照して該当処理を前述した通り行う。この際、裏ＲＯＭ
６のスーパバイザ・プログラムに従った処理を行ったた
め、プログラムカウンタ（ＰＣ）はその処理分だけ進ん
だ番地を示している。従って、プログラムカウンタ（Ｐ
Ｃ）が所定の戻り番地を示すようにプログラムカウンタ
（ＰＣ）を書き換える必要があり、このためスタックの
データを書き換える。
【００２６】なお、スーパバイザ１２は、フラッシュセ
ルフ書き込み動作がブロック消去である場合は、消去開
始アドレスを示すレジスタを参照して以降の処理を行
う。また、スーパバイザ１２は、フラッシュセルフ書き
込み動作がバイト書き込みである場合は、書き込みアド
レスを示すレジスタ及び書き込みデータを示すレジスタ
を参照して以降の処理を行う。更に、スーパバイザ１２
は、フラッシュセルフ書き込み動作がバイト読み出しで
ある場合は、読み出しアドレスを示すレジスタを参照し
て以降の処理を行う。
ルフ書き込み動作がブロック消去である場合は、消去開
始アドレスを示すレジスタを参照して以降の処理を行
う。また、スーパバイザ１２は、フラッシュセルフ書き
込み動作がバイト書き込みである場合は、書き込みアド
レスを示すレジスタ及び書き込みデータを示すレジスタ
を参照して以降の処理を行う。更に、スーパバイザ１２
は、フラッシュセルフ書き込み動作がバイト読み出しで
ある場合は、読み出しアドレスを示すレジスタを参照し
て以降の処理を行う。
【００２７】次に図４を参照して、図１のエミュレータ
１の動作を説明する。
１の動作を説明する。
【００２８】スーパバイザ１２は、予め、裏ＲＯＭ６へ
のジャンプでブレークする裏ＲＯＭイベントを設定し
（ステップＳ１）、マイクロコンピュータ２のＣＰＵエ
バチップ３に通常のエミュレーションを行わせる（ステ
ップＳ２）。デバッグ回路１０は、イベントブレークの
発生を検出すると（ステップＳ３）、裏ＲＯＭイベント
検出器９に、ブレーク要因が裏ＲＯＭブレークか否かを
判断させる（ステップＳ４）。この際、裏ＲＯＭイベン
ト検出器９が前述の裏ＲＯＭイベントを検出しなかった
時は、デバッグ回路１０は通常のブレークを行う。裏Ｒ
ＯＭイベント検出器９が前述の裏ＲＯＭイベントを検出
した時は、デバッグ回路１０の裏ＲＯＭイベント検出器
９は、ステップＳ５において、マイクロコンピュータ２
のＣＰＵエバチップ３のフラッシュセルフ書き込み動作
をブレークする。同時に、スーパバイザ１２は、ステッ
プＳ５において、マイクロコンピュータ２の周辺エバチ
ップ４内のＳＦＲ７のうちの予め定められたレジスタを
ＣＰＵエバチップ３を介してリードし、そのリード値よ
りフラッシュメモリ５の書き換えるべきアドレス及びデ
ータを解読する。更に、スーパバイザ１２は、ステップ
Ｓ６において、解読したアドレス及びデータに基いて、
フラッシュメモリ５の代りに代替ＲＡＭ１１をＣＰＵエ
バチップ３を介して書き換え、ユーザプログラム８の書
き込みロジックをデバッグする。
のジャンプでブレークする裏ＲＯＭイベントを設定し
（ステップＳ１）、マイクロコンピュータ２のＣＰＵエ
バチップ３に通常のエミュレーションを行わせる（ステ
ップＳ２）。デバッグ回路１０は、イベントブレークの
発生を検出すると（ステップＳ３）、裏ＲＯＭイベント
検出器９に、ブレーク要因が裏ＲＯＭブレークか否かを
判断させる（ステップＳ４）。この際、裏ＲＯＭイベン
ト検出器９が前述の裏ＲＯＭイベントを検出しなかった
時は、デバッグ回路１０は通常のブレークを行う。裏Ｒ
ＯＭイベント検出器９が前述の裏ＲＯＭイベントを検出
した時は、デバッグ回路１０の裏ＲＯＭイベント検出器
９は、ステップＳ５において、マイクロコンピュータ２
のＣＰＵエバチップ３のフラッシュセルフ書き込み動作
をブレークする。同時に、スーパバイザ１２は、ステッ
プＳ５において、マイクロコンピュータ２の周辺エバチ
ップ４内のＳＦＲ７のうちの予め定められたレジスタを
ＣＰＵエバチップ３を介してリードし、そのリード値よ
りフラッシュメモリ５の書き換えるべきアドレス及びデ
ータを解読する。更に、スーパバイザ１２は、ステップ
Ｓ６において、解読したアドレス及びデータに基いて、
フラッシュメモリ５の代りに代替ＲＡＭ１１をＣＰＵエ
バチップ３を介して書き換え、ユーザプログラム８の書
き込みロジックをデバッグする。
【００２９】この際、スーパバイザ１２は、裏ＲＯＭ６
のスーパバイザ・プログラムに従った処理を行ったた
め、プログラムカウンタ（ＰＣ）はその処理分だけ進ん
だ番地を示している。従って、プログラムカウンタ（Ｐ
Ｃ）が所定の戻り番地を示すようにプログラムカウンタ
を書き換える必要があり、このためスタックの内容変更
を行う（ステップＳ７）。
のスーパバイザ・プログラムに従った処理を行ったた
め、プログラムカウンタ（ＰＣ）はその処理分だけ進ん
だ番地を示している。従って、プログラムカウンタ（Ｐ
Ｃ）が所定の戻り番地を示すようにプログラムカウンタ
を書き換える必要があり、このためスタックの内容変更
を行う（ステップＳ７）。
【００３０】スーパバイザ１２は、ステップＳ７に続く
ステップＳ８において、以上のようなスーパバイザモー
ドから通常モードに戻し、ステップＳ２におけるマイク
ロコンピュータ２のＣＰＵエバチップ３に通常のエミュ
レーションを行わせる。
ステップＳ８において、以上のようなスーパバイザモー
ドから通常モードに戻し、ステップＳ２におけるマイク
ロコンピュータ２のＣＰＵエバチップ３に通常のエミュ
レーションを行わせる。
【００３１】
【発明の効果】以上説明したように本発明によれば、フ
ラッシュセルフ書き込みの際のユーザプログラムの書き
込みロジックのデバッグを、エミュレータ内部にフラッ
シュメモリを設けることなく代替ＲＡＭのみを設けるこ
とにより行うことができる。従って、エミュレータは構
造が簡単になると共に安価となる。
ラッシュセルフ書き込みの際のユーザプログラムの書き
込みロジックのデバッグを、エミュレータ内部にフラッ
シュメモリを設けることなく代替ＲＡＭのみを設けるこ
とにより行うことができる。従って、エミュレータは構
造が簡単になると共に安価となる。
【００３２】換言すれば、本発明によるエミュレータ
は、フラッシュセルフ書き込みの際のユーザプログラム
の書き込みロジックのデバッグを、該ユーザプログラム
を実際にフラッシュメモリに書き込むことなく行うこと
ができる。
は、フラッシュセルフ書き込みの際のユーザプログラム
の書き込みロジックのデバッグを、該ユーザプログラム
を実際にフラッシュメモリに書き込むことなく行うこと
ができる。
【図１】本発明の一実施例によるエミュレータ１とエミ
ュレートすべきマイクロコンピュータ２とを示すブロッ
ク図である。
ュレートすべきマイクロコンピュータ２とを示すブロッ
ク図である。
【図２】図１のマイクロコンピュータ２のフラッシュメ
モリ５を説明するための図である。
モリ５を説明するための図である。
【図３】図１のエミュレータ１の動作を説明するための
図である。
図である。
【図４】図１のエミュレータ１の動作を説明するための
フローチャートである。
フローチャートである。
１ エミュレータ ２ マイクロコンピュータ ３ ＣＰＵエバチップ ４ 周辺エバチップ ５ フラッシュメモリ ６ 裏ＲＯＭ ７ ＳＦＲ ８ ユーザプログラム ９ 裏ＲＯＭイベント検出器 １０ デバッグ回路 １１ 代替ＲＡＭ １２ スーパバイザ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/34
Claims (3)
- 【請求項１】 フラッシュメモリを内蔵し、ユーザによ
って作成された前記フラッシュメモリの書き換えを行う
ためのユーザプログラムに従って、自分自身で前記フラ
ッシュメモリを書き換えるフラッシュセルフ書き込み動
作を行うマイクロコンピュータをエミュレートするエミ
ュレータにおいて、前記マイクロコンピュータにおける
前記フラッシュメモリへの前記フラッシュセルフ書き込
み動作の開始を検出し、前記マイクロコンピュータの前
記フラッシュセルフ書き込み動作をブレークする検出手
段と、 前記フラッシュメモリの代替メモリとして作用するＲＡ
Ｍと、 該検出手段に接続され、前記検出手段が前記フラッシュ
セルフ書き込み動作の開始を検出した時、前記マイクロ
コンピュータ内の予め定められたレジスタをリードし、
そのリード値より前記フラッシュメモリの書き換えるべ
きアドレス及びデータを解読し、前記アドレス及びデー
タに基いて前記フラッシュメモリの代りに前記ＲＡＭを
書き換え、前記ユーザプログラムの書き込みロジックを
デバッグするスーパバイザ手段とを有し、 前記スーパバイザ手段が前記マイクロコンピュータと別
に設けられている ことを特徴とするエミュレータ。 - 【請求項２】 前記マイクロコンピュータにおける前記
フラッシュメモリへの前記フラッシュセルフ書き込み動
作の開始が、前記マイクロコンピュータ内に前記フラッ
シュメモリとは別に設けられたＲＯＭへのジャンプでブ
レークするイベントとして予め設定され、 前記検出手段は、前記フラッシュメモリへの前記フラッ
シュセルフ書き込み動作の開始を前記イベントとして検
出し、前記マイクロコンピュータの前記フラッシュセル
フ書き込み動作をブレークすることを特徴とする請求項
１に記載のエミュレータ。 - 【請求項３】 前記ＲＯＭは、スーパバイザ・プログラ
ムを格納しており、 前記スーパバイザ手段は、前記ＲＯＭにも接続され、前
記検出手段が前記フラッシュセルフ書き込み動作の開始
を前記イベントとして検出した時、前記スーパバイザ・
プログラムに従って、前記マイクロコンピュータ内の予
め定められたレジスタをリードし、そのリード値より前
記フラッシュメモリの書き換えるべきアドレス及びデー
タを解読し、前記アドレス及びデータに基いて前記フラ
ッシュメモリの代りに前記ＲＡＭを書き換え、前記ユー
ザプログラムの書き込みロジックをデバッグすることを
特徴とする請求項２に記載のエミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27539697A JP3214413B2 (ja) | 1997-10-08 | 1997-10-08 | エミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27539697A JP3214413B2 (ja) | 1997-10-08 | 1997-10-08 | エミュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11110244A JPH11110244A (ja) | 1999-04-23 |
| JP3214413B2 true JP3214413B2 (ja) | 2001-10-02 |
Family
ID=17554923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27539697A Expired - Fee Related JP3214413B2 (ja) | 1997-10-08 | 1997-10-08 | エミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214413B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313421A (ja) | 2005-05-06 | 2006-11-16 | Nec Electronics Corp | マイクロコンピュータ及びそのデバッグ方法 |
-
1997
- 1997-10-08 JP JP27539697A patent/JP3214413B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11110244A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6631472B2 (en) | Kernel mode protection | |
| US6915416B2 (en) | Apparatus and method for microcontroller debugging | |
| US6775734B2 (en) | Memory access using system management interrupt and associated computer system | |
| US6175913B1 (en) | Data processing unit with debug capabilities using a memory protection unit | |
| US7966480B2 (en) | Register pointer trap to prevent errors due to an invalid pointer value in a register | |
| JP3214413B2 (ja) | エミュレータ | |
| TWI228219B (en) | Method for recording test procedure | |
| KR100239438B1 (ko) | 오동작 방지 기능을 갖는 중앙 처리 장치 | |
| JPS62197831A (ja) | デ−タ処理装置 | |
| JP2760228B2 (ja) | キャッシュメモリを内蔵したマイクロプロセッサとそのトレースアナライザ | |
| JP2002149444A (ja) | ソフトウェア試験システム及びソフトウェア試験方法及びソフトウェア試験方法を計算機で実現するためのプログラムを記録した計算機で読み取り可能なプログラム記録媒体及びソフトウェア試験方法を計算機で実現するためのプログラム | |
| JP3166667B2 (ja) | エミュレーション用マイクロコンピュータ | |
| JPH07319724A (ja) | エミュレーションｃｐｕ | |
| JP2000132536A (ja) | コンピュータ | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| JPH0538385A (ja) | プログラムコピー防止装置 | |
| JPH0934795A (ja) | Ｃｐｕプログラムのコピープロテクト法 | |
| JP2858517B2 (ja) | コンピュータシステム及び同システムにおいてアドレス指定可能な拡張された記憶装置を与える方法 | |
| JPH0679278B2 (ja) | マイクロコンピュ−タ開発装置 | |
| KR910006027Y1 (ko) | 시스템 다운 방지회로 | |
| JPH0793180A (ja) | マイクロプロセッサ | |
| JPH05143197A (ja) | 演算処理装置 | |
| JP2677043B2 (ja) | プログラム開発支援装置 | |
| JPS6144343B2 (ja) | ||
| JPH10283253A (ja) | 制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010307 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |