JPS6146535A - 擬似エラ−設定制御方式 - Google Patents
擬似エラ−設定制御方式Info
- Publication number
- JPS6146535A JPS6146535A JP59168161A JP16816184A JPS6146535A JP S6146535 A JPS6146535 A JP S6146535A JP 59168161 A JP59168161 A JP 59168161A JP 16816184 A JP16816184 A JP 16816184A JP S6146535 A JPS6146535 A JP S6146535A
- Authority
- JP
- Japan
- Prior art keywords
- program
- error
- instruction
- test program
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は計算機システムのハードウェアのエラー検出機
構等を試験するために、擬似エラーを設定するための制
御方式に係り、特に該試験を行う試験プログラムを仮想
計算機システムで動作させる場合の制御方式に関する。
構等を試験するために、擬似エラーを設定するための制
御方式に係り、特に該試験を行う試験プログラムを仮想
計算機システムで動作させる場合の制御方式に関する。
仮想計算機方式は１計算機システム内に複数の互いに独
立な仮想の計算機システムを構成する方式としてよく知
られている。
立な仮想の計算機システムを構成する方式としてよく知
られている。
又、計算機システムには、ハードウェアによるエラーの
検出機構が各所に設けられているので、それらのエラー
検出機構を適時試験して、該機構がエラーを正しく検出
できるか、又エラー情報が正しく構成されるか等をチェ
ックしておく必要があり、そのための試験プログラムが
設けられている。
検出機構が各所に設けられているので、それらのエラー
検出機構を適時試験して、該機構がエラーを正しく検出
できるか、又エラー情報が正しく構成されるか等をチェ
ックしておく必要があり、そのための試験プログラムが
設けられている。
この試験プログラムを上記仮想計算機方式の、ｌ仮想計
算機システムで動作させて試験をすれば、他の仮想計算
機システムで実行される処理と並行に試験ができるので
便利である。
算機システムで動作させて試験をすれば、他の仮想計算
機システムで実行される処理と並行に試験ができるので
便利である。
前記エラー検出機構の試験には、擬似エラーを強制的に
発生して、それに対するエラー検出機構の動作をチェッ
クする方法が採られる。
発生して、それに対するエラー検出機構の動作をチェッ
クする方法が採られる。
このために、エラーを表示するラッチ回路を強制的に設
定する命令が設けられていて、前記試験プログラムで使
用される。
定する命令が設けられていて、前記試験プログラムで使
用される。
この命令は、例えば第２図のＤＩＡＧＮＯ５Ｅ命令３で
あって、中央処理袋Ｗ（以下ＣＰＵという）１で実行さ
れる試験プログラム２の適当なステップで実行されると
、例えば中央処理装置１と接続する保守用プロセッサ（
以下ＳｖＰという）４を起動して、ＤＩＡＧＮＯ３Ｅ命
令３のパラメータを渡す。
あって、中央処理袋Ｗ（以下ＣＰＵという）１で実行さ
れる試験プログラム２の適当なステップで実行されると
、例えば中央処理装置１と接続する保守用プロセッサ（
以下ＳｖＰという）４を起動して、ＤＩＡＧＮＯ３Ｅ命
令３のパラメータを渡す。
５ＶＰ４は、ＤＩＡＧＮＯ５Ｅ命令３の処理において、
まずＣＰＵＩのクロックを停止し、受領したパラメータ
によってエラーラッチを設定し、ＣＰＵ１をＤＩＡＧＮ
Ｏ５Ｅ命令の実行完了状態にして、クロックを再起動す
る。
まずＣＰＵＩのクロックを停止し、受領したパラメータ
によってエラーラッチを設定し、ＣＰＵ１をＤＩＡＧＮ
Ｏ５Ｅ命令の実行完了状態にして、クロックを再起動す
る。
以上により、ＣＰＵＩはエラー発生の状態で、ＤＩＡＧ
ＮＯ５Ｅ命令の次以降の命令を実行するが、設定したエ
ラーのエラー検出機構が動作すれば、一定クロック数経
過後の時刻６でエラー検出による割り出しが起こり、障
害管理プログラム７に制御が渡る。
ＮＯ５Ｅ命令の次以降の命令を実行するが、設定したエ
ラーのエラー検出機構が動作すれば、一定クロック数経
過後の時刻６でエラー検出による割り出しが起こり、障
害管理プログラム７に制御が渡る。
障害管理プログラム７はエラーが正しく検出され、又エ
ラー情報が正しく記録されたかを検査する。
ラー情報が正しく記録されたかを検査する。
公知ノように［１ＩＩＩＧｌｌｌＯ５ε命令のようなシ
ステム全般に影響の及ぶ可能性のある命令は特権命令と
されて、一般のプログラムでは使用出来ないよう番こさ
れている。又、よく知られているように、仮想計算機シ
ステムで特権命令が発行されると、それは一般に割り出
しを起こし、仮想８１算機モニタプログラム（以下にお
いてＶＭモニクプログラムという）に制御が渡って、該
プログラムが特権命令の実行をシミュレートする。
ステム全般に影響の及ぶ可能性のある命令は特権命令と
されて、一般のプログラムでは使用出来ないよう番こさ
れている。又、よく知られているように、仮想計算機シ
ステムで特権命令が発行されると、それは一般に割り出
しを起こし、仮想８１算機モニタプログラム（以下にお
いてＶＭモニクプログラムという）に制御が渡って、該
プログラムが特権命令の実行をシミュレートする。
そのために、前記の試験プログラム及び障害管理プログ
ラムからなるシステムを、仮想計算機システムにおいて
動作させた場合には、第３図により以下に説明するよう
な状況になる。
ラムからなるシステムを、仮想計算機システムにおいて
動作させた場合には、第３図により以下に説明するよう
な状況になる。
即ち、ＣＰＵ１内に論理的に構成される仮想計算機１０
で実行される試験プログラム２でＤ［ＡＧＮＯＳＥ命令
３が実行されようとすると、割り出しが起こって、ＶＭ
モニタプログラム１１に制御が渡る。
で実行される試験プログラム２でＤ［ＡＧＮＯＳＥ命令
３が実行されようとすると、割り出しが起こって、ＶＭ
モニタプログラム１１に制御が渡る。
シ阿モニタプログラム１１は、割り出しを受は付けたプ
ログラムにおいて通常行われるように、割り出しで中断
されたプログラムの実行を後で継続するために必要な復
帰情報、即ち命令アドレス、ＶＭモニタプログラム１１
の実行によ−って変更される可能性のある汎用レジスタ
の内容、及び動作モードその他の各種制御レジスタの内
容等を、例えば適当な記憶域に格納し、且つその記憶域
の記憶アドレスを所定の汎用レジスタに設定する。
ログラムにおいて通常行われるように、割り出しで中断
されたプログラムの実行を後で継続するために必要な復
帰情報、即ち命令アドレス、ＶＭモニタプログラム１１
の実行によ−って変更される可能性のある汎用レジスタ
の内容、及び動作モードその他の各種制御レジスタの内
容等を、例えば適当な記憶域に格納し、且つその記憶域
の記憶アドレスを所定の汎用レジスタに設定する。
又ＶＭモニタプログラム１１は、割り出し要因を調査し
て、シミュレータルーチン１２が処理を開始する。シミ
ュレータルーチン１２はその処理の中で、試験プログラ
ム２が実行しようとしたと同等のＤＩ八へＮＯＳＲ命令
１３を実行する。
て、シミュレータルーチン１２が処理を開始する。シミ
ュレータルーチン１２はその処理の中で、試験プログラ
ム２が実行しようとしたと同等のＤＩ八へＮＯＳＲ命令
１３を実行する。
従って、前記と同様に５ＶＰ４がＣＰＵＩのクロックを
停止して、エラーランチを設定し、旧ＡＧＮＯＳＥ命令
１３を実行完了として、クロックを再起動し、一定クロ
ック数の後エラー検出による割り゛出しが起こり、ＶＭ
モニタプログラム１１の障害処理ルーチン１４が起動す
る。
停止して、エラーランチを設定し、旧ＡＧＮＯＳＥ命令
１３を実行完了として、クロックを再起動し、一定クロ
ック数の後エラー検出による割り゛出しが起こり、ＶＭ
モニタプログラム１１の障害処理ルーチン１４が起動す
る。
シミュレータルーチン１２は後処理の後に、前記の格納
した復帰情報によって、動作環境を復元して仮想計算機
システム１０に制御を戻すようになっているが、第３図
の例のように、それ以前にエラー検出による割り出しが
起こって障害処理ルーチン１４に制御が移るか、又は試
験プログラム３に制御が戻った後に割り出しが起こる。
した復帰情報によって、動作環境を復元して仮想計算機
システム１０に制御を戻すようになっているが、第３図
の例のように、それ以前にエラー検出による割り出しが
起こって障害処理ルーチン１４に制御が移るか、又は試
験プログラム３に制御が戻った後に割り出しが起こる。
エラー検出による割り出しの時点が上記の何れであって
も、試験プログラム２への制御復帰と該割り出しの生起
との相対的なタイミングは、前記第２図の場合と異なる
ので、そのために試験プログラム２が正常に動作できな
い場合が生じるという問題がある。
も、試験プログラム２への制御復帰と該割り出しの生起
との相対的なタイミングは、前記第２図の場合と異なる
ので、そのために試験プログラム２が正常に動作できな
い場合が生じるという問題がある。
前記の問題点は、仮想計算機システム上で動作する試験
プログラムの発行する命令の実行を、仮想計算機管理プ
ログラムがシミュレートする場合において、該命令が擬
似エラーを設定する命令である場合には、該擬似エラー
を設定した直後に上記試験プログラムに復帰するように
構成された本発明の擬領エラー設定制御方式によって解
決される。
プログラムの発行する命令の実行を、仮想計算機管理プ
ログラムがシミュレートする場合において、該命令が擬
似エラーを設定する命令である場合には、該擬似エラー
を設定した直後に上記試験プログラムに復帰するように
構成された本発明の擬領エラー設定制御方式によって解
決される。
即ち、シミュレータルーチン１２が発行するＤＩＡＧＮ
Ｏ５Ｅ命令は、試験プログラム２が発行するＤＩＡＧＮ
Ｏ３Ｅ命令と異なる仕様とし、後者の命令と同様にして
エラーランチを設定するが、５ＶＰ４は、その前にＣＰ
ＵＩのレジスタ等を、試験プログラム２への復帰情報に
よって設定しておく。
Ｏ５Ｅ命令は、試験プログラム２が発行するＤＩＡＧＮ
Ｏ３Ｅ命令と異なる仕様とし、後者の命令と同様にして
エラーランチを設定するが、５ＶＰ４は、その前にＣＰ
ＵＩのレジスタ等を、試験プログラム２への復帰情報に
よって設定しておく。
従って、５ＶＰ４がＣＰＵＩのクロックを再起動した時
は、試験プログラム２に制御が復帰し、試験プログラム
２の実行再開からエラー検出による割り出しまでのタイ
ミングは、第２図の旧ＡＧＮＯ５Ｅ命令３実行後のタイ
ミングと同等になる。
は、試験プログラム２に制御が復帰し、試験プログラム
２の実行再開からエラー検出による割り出しまでのタイ
ミングは、第２図の旧ＡＧＮＯ５Ｅ命令３実行後のタイ
ミングと同等になる。
これにより、仮想計算機システムの利点を利用して効率
よく試験プログラムを稼動させることが可能になる。
よく試験プログラムを稼動させることが可能になる。
第１図は本発明一実施例のプログラム間の制御の遷移を
説明する図である。
説明する図である。
従来と同様に、仮想計算機システム１０で実行される試
験プログラム２でＤＩＡＧＮＯ３Ｅ命令３が実行されよ
うとすると、割り出しが起こって、ＶＭモニタプログラ
ム１１に制御が渡る。
験プログラム２でＤＩＡＧＮＯ３Ｅ命令３が実行されよ
うとすると、割り出しが起こって、ＶＭモニタプログラ
ム１１に制御が渡る。
ＶＭモニタプログラム１１では、前記と同様に復帰情報
を格納し、又ＤＩ＾ＧＮＯ５Ｅ命令３が割り出し要因で
あることをｄ識してシミュレータルーチン１２の処理に
入る。
を格納し、又ＤＩ＾ＧＮＯ５Ｅ命令３が割り出し要因で
あることをｄ識してシミュレータルーチン１２の処理に
入る。
しかし本発明により、シミュレータルーチン１２の発行
するＤＩＡＧＮＯ３Ｅ命令２０は、従来のＤＩ八へＮＯ
５Ｒ命令１３とは異なるパラメータを有し、５ＶＰ４は
以下のように動作する。
するＤＩＡＧＮＯ３Ｅ命令２０は、従来のＤＩ八へＮＯ
５Ｒ命令１３とは異なるパラメータを有し、５ＶＰ４は
以下のように動作する。
即ち、従来と同様にＣＰＵＩのクロックを停止し、エラ
ーランチを指定の状態に設定して擬似エラー状態にする
が、次ぎにクロックを再起動する前に、前記したように
ＶＭモニタプログラム１１によって格納されている復帰
情報を、ＣＰ Ｕ、１の所定の汎用レジスタにある記憶
アドレスを使って復元する。その結果、ＣＰＵＩのプロ
グラム動作環境は、試験プログラム２が割り出し発生点
以降の動作を継続する状態に設定されることになる。
ーランチを指定の状態に設定して擬似エラー状態にする
が、次ぎにクロックを再起動する前に、前記したように
ＶＭモニタプログラム１１によって格納されている復帰
情報を、ＣＰ Ｕ、１の所定の汎用レジスタにある記憶
アドレスを使って復元する。その結果、ＣＰＵＩのプロ
グラム動作環境は、試験プログラム２が割り出し発生点
以降の動作を継続する状態に設定されることになる。
この状態で、５ＶＰ４はＣＰＵＩのクロックを再起動す
るので、Ｃ’ＰＵＩでは直ちに試験プログラム２の実行
が再開し、又一定のクロック数の経過後、設定した擬似
エラーに基づくエラー割り出しが発生する。
るので、Ｃ’ＰＵＩでは直ちに試験プログラム２の実行
が再開し、又一定のクロック数の経過後、設定した擬似
エラーに基づくエラー割り出しが発生する。
以上により、試験プログラム２の実行再開からエラー割
り出しまでのタイミングは、第２図で説明した通常のＤ
ＩＡＧＮＯ５Ｅ命令３の実行完了からエラー割り出しま
でのタイミングと同一になり、同一の試験プログラム２
を仮想計算機システムの環境でも、そうでない通常の環
境でも、全く同様に支障なく動作させることができる。
り出しまでのタイミングは、第２図で説明した通常のＤ
ＩＡＧＮＯ５Ｅ命令３の実行完了からエラー割り出しま
でのタイミングと同一になり、同一の試験プログラム２
を仮想計算機システムの環境でも、そうでない通常の環
境でも、全く同様に支障なく動作させることができる。
エラー割り出しはＶＭモニタプログラム１１の障害管理
プログラム１４でまず受は付けられるが、該プログラム
でエラーチェック処理の後、仮想計算機システム１０で
動作する障害管理プログラム７に制御が渡り、こ＼で通
常のようにエラー検出及びエラー情報の正常性等の検査
が実行される。
プログラム１４でまず受は付けられるが、該プログラム
でエラーチェック処理の後、仮想計算機システム１０で
動作する障害管理プログラム７に制御が渡り、こ＼で通
常のようにエラー検出及びエラー情報の正常性等の検査
が実行される。
以上の説明から明らかなように本発明によればハードウ
ェアのエラー検出機構の試験を、仮想計算機システムを
利用して効率よく実行することが可能になるという著し
い工業的効果がある。
ェアのエラー検出機構の試験を、仮想計算機システムを
利用して効率よく実行することが可能になるという著し
い工業的効果がある。
第１図は本発明一実施例の制御遷移説明図、第２図は通
常の計算機システムの制御遷移説明図、第３図は仮想計
算機システムの制御遷移説明図である。 図において、 ｌは中央処理装置（ＣＰ Ｕ）、 ２は試験プログラム、 ３．１３．２０は口ＩＡＧＮＯ３Ｅ命令、４は保守プロ
セッサ（ＳＶＰ）、 ７は障害管理プログラム、 １０は仮想計算機システム、 １１はＶＭモニタプログラム、 １２はシミュレータルーチン、 茶 １ 図 茅 ２ 町
常の計算機システムの制御遷移説明図、第３図は仮想計
算機システムの制御遷移説明図である。 図において、 ｌは中央処理装置（ＣＰ Ｕ）、 ２は試験プログラム、 ３．１３．２０は口ＩＡＧＮＯ３Ｅ命令、４は保守プロ
セッサ（ＳＶＰ）、 ７は障害管理プログラム、 １０は仮想計算機システム、 １１はＶＭモニタプログラム、 １２はシミュレータルーチン、 茶 １ 図 茅 ２ 町
Claims (1)
- 仮想計算機システム上で動作する試験プログラムの発行
する命令の実行を、仮想計算機管理プログラムがシミュ
レートする場合において、該命令が擬似エラーを設定す
る命令である場合には、該擬似エラーを設定した直後に
上記試験プログラムに復帰するように構成されてなるこ
とを特徴とする擬似エラー設定制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168161A JPS6146535A (ja) | 1984-08-11 | 1984-08-11 | 擬似エラ−設定制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168161A JPS6146535A (ja) | 1984-08-11 | 1984-08-11 | 擬似エラ−設定制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146535A true JPS6146535A (ja) | 1986-03-06 |
Family
ID=15862936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59168161A Pending JPS6146535A (ja) | 1984-08-11 | 1984-08-11 | 擬似エラ−設定制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146535A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267392A (ja) * | 1991-02-22 | 1992-09-22 | Tatsuta Electric Wire & Cable Co Ltd | フレキシブルプリント板 |
| JPH04290290A (ja) * | 1991-03-19 | 1992-10-14 | Tatsuta Electric Wire & Cable Co Ltd | 電磁波遮蔽付きフレキシブルプリント板 |
-
1984
- 1984-08-11 JP JP59168161A patent/JPS6146535A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267392A (ja) * | 1991-02-22 | 1992-09-22 | Tatsuta Electric Wire & Cable Co Ltd | フレキシブルプリント板 |
| JPH04290290A (ja) * | 1991-03-19 | 1992-10-14 | Tatsuta Electric Wire & Cable Co Ltd | 電磁波遮蔽付きフレキシブルプリント板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5437033A (en) | System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode | |
| US5384906A (en) | Method and apparatus for synchronizing a plurality of processors | |
| US5948112A (en) | Method and apparatus for recovering from software faults | |
| US8230399B2 (en) | Method for system call interception in user space | |
| US7594143B2 (en) | Analysis engine for analyzing a computer system condition | |
| US6728668B1 (en) | Method and apparatus for simulated error injection for processor deconfiguration design verification | |
| EP0461792B1 (en) | Master/slave checking system | |
| RU2137182C1 (ru) | Выполнение инструкции обработки данных | |
| JPH079626B2 (ja) | 多重プロセッサを備えたフォールトトレラントなコンピュータシステム | |
| JPH079625B2 (ja) | フォールトトレラントな能力を備えたコンピュータ | |
| CA1218748A (en) | Method and apparatus for self-testing of floating point accelerator processors | |
| JP3030658B2 (ja) | 電源故障対策を備えたコンピュータシステム及びその動作方法 | |
| US6725368B1 (en) | System for executing a post having primary and secondary subsets, wherein the secondary subset is executed subsequently to the primary subset in the background setting | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH02294739A (ja) | 障害検出方式 | |
| JPH07141176A (ja) | コマンドリトライ制御方式 | |
| US5404499A (en) | Semi-automatic program execution error detection | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| US7139954B1 (en) | Method and apparatus for testing a computing device with memory using test program code | |
| KR19990057809A (ko) | 오류 방지 시스템 | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JP2922981B2 (ja) | タスクの実行継続方法 | |
| JPS60142747A (ja) | 命令再実行制御方式 | |
| Phillips | Safeguard data-processing system: Debugging a real-time multiprocessor system | |
| JPH0149975B2 (ja) |