JPS60142747A - 命令再実行制御方式 - Google Patents
命令再実行制御方式Info
- Publication number
- JPS60142747A JPS60142747A JP58246674A JP24667483A JPS60142747A JP S60142747 A JPS60142747 A JP S60142747A JP 58246674 A JP58246674 A JP 58246674A JP 24667483 A JP24667483 A JP 24667483A JP S60142747 A JPS60142747 A JP S60142747A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- read
- data
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は情報処理装置、特にパイプライン方式を用いた
情報処理装置に好適な命令再実行方式に関する。
情報処理装置に好適な命令再実行方式に関する。
高度にパイプライン化された情報処理装置では、ある命
令実行中に障害が発生しても、処理を凍結−１−−９Ｏ
Ｉ するまでには後続の数命令が実行されてしまう事がある
。そこでオーバランした命令（障害発生命令を含む）が
書き換える前の汎用レジスタ（ＧＲ）やプログラム状態
語（ＰＳＷ）を退避しておき、障害発生時、退避してお
いたデータを回復してから命令を再実行する方法がとら
れる。この時の戻りサイクル数は、ある命令で発生する
障害の発生時間により決まるが、従来は、実際に発生し
た障害の戻りサイクル数にかかわらず、一番遅いものに
合わせ、一定すイクル戻る制御を行なっていた。
令実行中に障害が発生しても、処理を凍結−１−−９Ｏ
Ｉ するまでには後続の数命令が実行されてしまう事がある
。そこでオーバランした命令（障害発生命令を含む）が
書き換える前の汎用レジスタ（ＧＲ）やプログラム状態
語（ＰＳＷ）を退避しておき、障害発生時、退避してお
いたデータを回復してから命令を再実行する方法がとら
れる。この時の戻りサイクル数は、ある命令で発生する
障害の発生時間により決まるが、従来は、実際に発生し
た障害の戻りサイクル数にかかわらず、一番遅いものに
合わせ、一定すイクル戻る制御を行なっていた。
したがって、障害によっては障害発生命令より前の命令
を再実行することがあり、これが再実行不可能な命令だ
った場合（例えば、退避していないレジスタなどを書き
換える命令では、再実行は不可能となる）、再実行失敗
となり、再実行の成功率を下げる要因となっていた。
を再実行することがあり、これが再実行不可能な命令だ
った場合（例えば、退避していないレジスタなどを書き
換える命令では、再実行は不可能となる）、再実行失敗
となり、再実行の成功率を下げる要因となっていた。
本発明の目的は、情報処理装置のインタミツテント障害
時の命令再実行成功率を向上せしめることにより、信頼
性、可用性の向上を実現すること； −２− にある。
時の命令再実行成功率を向上せしめることにより、信頼
性、可用性の向上を実現すること； −２− にある。
本発明の要点は、障害部位により、きめ細かく退避デー
タの戻りサイクル数を管理して必らず障害発生命令を再
実行するようにしたことである。
タの戻りサイクル数を管理して必らず障害発生命令を再
実行するようにしたことである。
以下、本発明の一実施例を図面により詳細に説明する。
第１図は情報処理装置の特にストレージ制御ユニットと
命令実行ユニットの概略構成を示す。ここで、加算（Ａ
ＤＤ）命令を例にとると、命令の第２オペランドはスト
レージ制御ユニット（ＳＣＵ）１内にあるバッファ・ス
トレージ（ＢＳ）１１から読み出され、読出しデータ・
レジスタ（ＦＤＲ）１２にセットされる。さらにこのデ
ータは命令実行ユニット（ＥＵ）２のワーク・レジスタ
Ａ（ＷＡＲ）２２にセットされる。一方、第１オペラン
ドは汎用レジスタ（ＧＲＯ〜１５）２１がら読出され、
ワーク・レジスタ（ＷＢＲ）２３にセットされる。ＷＡ
Ｒ２２とＷＢＲ２３のデータは３− 演算器２４で加算され、結果はワーク・レジスタ（ＷＣ
Ｒ）２５に入った後、ＧＲ２１に再び書き込まれる。
命令実行ユニットの概略構成を示す。ここで、加算（Ａ
ＤＤ）命令を例にとると、命令の第２オペランドはスト
レージ制御ユニット（ＳＣＵ）１内にあるバッファ・ス
トレージ（ＢＳ）１１から読み出され、読出しデータ・
レジスタ（ＦＤＲ）１２にセットされる。さらにこのデ
ータは命令実行ユニット（ＥＵ）２のワーク・レジスタ
Ａ（ＷＡＲ）２２にセットされる。一方、第１オペラン
ドは汎用レジスタ（ＧＲＯ〜１５）２１がら読出され、
ワーク・レジスタ（ＷＢＲ）２３にセットされる。ＷＡ
Ｒ２２とＷＢＲ２３のデータは３− 演算器２４で加算され、結果はワーク・レジスタ（ＷＣ
Ｒ）２５に入った後、ＧＲ２１に再び書き込まれる。
第２図は上記動作のタイミング・チャートを示す。命令
実行許可信号（ＥＸ信号）が′１″になると、命令が実
行される。ここで、データーはＦＤＲ→ＷＡＲ−＋ＷＣ
Ｒと１サイクル毎に転送されていることに注目されたい
。
実行許可信号（ＥＸ信号）が′１″になると、命令が実
行される。ここで、データーはＦＤＲ→ＷＡＲ−＋ＷＣ
Ｒと１サイクル毎に転送されていることに注目されたい
。
第３図は第１図のブロックに対応するパリティチェック
機構の一例を示す。ＦＤＲｌ、２、ＷＡＲ２２、ＷＣＲ
２５のデータはそれぞれパリティ・チェッカ（ＰＣ）２
６．２７．２８によりチェックされ、その結果がアンド
ゲート３２’、３３．３４を介してチェック・ラッチＦ
ＤＲＣＫ３５、ＷＡＲＣＫ３６、ＷＣＲＣＫ３７に反映
される。ＦＤＲＣＫ３５、ＷＡＲＣＫ３６、ＷＣＲＣＫ
３７の出力はオアゲート３８でオアされ、いずれかのチ
ェック・ラッチがセットされると、アンドゲート３９の
アンド条件がとれず、ＥＸ信号の凍結が行われる。２９
〜３１はそれぞれＦＤＲセット信号、４− ＷＡＲセット信号、ＷＣＲセット信号でセットされるデ
ィレィ・ラッチである。つまり、ＦＤＲｌ２、ＷＡＲ２
２、Ｗ’ＣＲ２５（７）各レジスタのセット時、該当レ
ジスタにセットしたデータが正しいか否が調べられ、結
果が１サイクル・ピッチでチェック・ラッチ３５，３６
．３７に反映される。
機構の一例を示す。ＦＤＲｌ、２、ＷＡＲ２２、ＷＣＲ
２５のデータはそれぞれパリティ・チェッカ（ＰＣ）２
６．２７．２８によりチェックされ、その結果がアンド
ゲート３２’、３３．３４を介してチェック・ラッチＦ
ＤＲＣＫ３５、ＷＡＲＣＫ３６、ＷＣＲＣＫ３７に反映
される。ＦＤＲＣＫ３５、ＷＡＲＣＫ３６、ＷＣＲＣＫ
３７の出力はオアゲート３８でオアされ、いずれかのチ
ェック・ラッチがセットされると、アンドゲート３９の
アンド条件がとれず、ＥＸ信号の凍結が行われる。２９
〜３１はそれぞれＦＤＲセット信号、４− ＷＡＲセット信号、ＷＣＲセット信号でセットされるデ
ィレィ・ラッチである。つまり、ＦＤＲｌ２、ＷＡＲ２
２、Ｗ’ＣＲ２５（７）各レジスタのセット時、該当レ
ジスタにセットしたデータが正しいか否が調べられ、結
果が１サイクル・ピッチでチェック・ラッチ３５，３６
．３７に反映される。
第４図はマシンチェックが発生した時のＥＸ信号の停止
状況を示したものである。第４図中、−１，−２及び＋
１．＋２、＋３は障害発生命令（ＡＤＤ命令）より前後
の命令を示す。
状況を示したものである。第４図中、−１，−２及び＋
１．＋２、＋３は障害発生命令（ＡＤＤ命令）より前後
の命令を示す。
第４図（Ａ）はＦＤＲｌ２に障害があった時のＥＸ信号
の停止状況を示す。この場合はＦＤＲＣＫ３５により＋
１の命令のＥＸ信号を抑止できるので、命令のオーバラ
ンはＯである。
の停止状況を示す。この場合はＦＤＲＣＫ３５により＋
１の命令のＥＸ信号を抑止できるので、命令のオーバラ
ンはＯである。
第４図（Ｂ）はＷＡＲ２２に障害があった時を示し、こ
の場合は＋１の命令はオーバランし、＋２の命令の実行
は抑止できる。第４図（Ｃ）はＷＣＲに障害があった時
を示し、この場合は＋１．＋２の命令がオーバランし、
＋３の命令の実行は抑止できる。
の場合は＋１の命令はオーバランし、＋２の命令の実行
は抑止できる。第４図（Ｃ）はＷＣＲに障害があった時
を示し、この場合は＋１．＋２の命令がオーバランし、
＋３の命令の実行は抑止できる。
第４図に示す如く、障害が検出されたときの命令の再実
行のための戻りサイクルは、凍結時点からＦＤＲＣＫ３
５では１サイクル、ＷＡＲＣＫ３６では２サイクル、Ｗ
ＣＲＣＫ３７では３サイクルとすれば、障害発生命令（
ＡＤＤ命令）から再実行できることになる。
行のための戻りサイクルは、凍結時点からＦＤＲＣＫ３
５では１サイクル、ＷＡＲＣＫ３６では２サイクル、Ｗ
ＣＲＣＫ３７では３サイクルとすれば、障害発生命令（
ＡＤＤ命令）から再実行できることになる。
そこで、本発明では、第４図（Ａ）の場合は１サイクル
分の退避データを回復して障害発生命令（ＡＤＤ命令）
の直前に戻り、該障害発生命令を再実行する。同様に、
第４図（Ｂ）の場合は２サイクル、第４図（Ｃ）の場合
は３サイクル戻り、いずれの場合も命令の再実行は障害
の発生した命令（ＡＤＤ命令）に対して行うことになる
。
分の退避データを回復して障害発生命令（ＡＤＤ命令）
の直前に戻り、該障害発生命令を再実行する。同様に、
第４図（Ｂ）の場合は２サイクル、第４図（Ｃ）の場合
は３サイクル戻り、いずれの場合も命令の再実行は障害
の発生した命令（ＡＤＤ命令）に対して行うことになる
。
本発明ではチェック・ラッチの種類等により再実行の戻
りサイクル数を決めるため、障害データが伝搬した多数
のチェック・ラッチが同時に点灯してしまうような装置
では何らかの対策が必要となる。この対策としては現在
各種計算機で採用されているログアウト解析手法を用い
る事が考えられる。また、第５図に示すように前段のチ
ェック・ラッチが点灯したら次段以後のチェック・ラッ
チの点灯を抑止する回路を付加し、同一原因により多数
のチェック・ラッチが点灯するのを防ぐという方法も考
えられる。第５図で６０がディレィ・ラッチ、６１．６
２が禁止ゲートである。
りサイクル数を決めるため、障害データが伝搬した多数
のチェック・ラッチが同時に点灯してしまうような装置
では何らかの対策が必要となる。この対策としては現在
各種計算機で採用されているログアウト解析手法を用い
る事が考えられる。また、第５図に示すように前段のチ
ェック・ラッチが点灯したら次段以後のチェック・ラッ
チの点灯を抑止する回路を付加し、同一原因により多数
のチェック・ラッチが点灯するのを防ぐという方法も考
えられる。第５図で６０がディレィ・ラッチ、６１．６
２が禁止ゲートである。
上記の様にして最初に点灯したチェック・ラッチがまれ
ば、例えば、サービス・プロセッサのディスクに用意し
であるチェック・ラッチ対応の戻りサイクル・テーブル
を参照して戻りサイクルをめる事ができる。２重障害等
の場合はそれぞれに対して戻りサイクルをめ、長い方を
採用すればよい。また、最初に点灯したチェック・ラッ
チが特定できない場合は、最大の戻りサイクル（この場
合は３サイクル）にすればよい。第６図に第５図のタイ
ムチャートを示す。
ば、例えば、サービス・プロセッサのディスクに用意し
であるチェック・ラッチ対応の戻りサイクル・テーブル
を参照して戻りサイクルをめる事ができる。２重障害等
の場合はそれぞれに対して戻りサイクルをめ、長い方を
採用すればよい。また、最初に点灯したチェック・ラッ
チが特定できない場合は、最大の戻りサイクル（この場
合は３サイクル）にすればよい。第６図に第５図のタイ
ムチャートを示す。
ここで、命令の再実行の仕方について説明する。
前述のように、第１図の構成では、障害検出からＥＸ信
号の凍結までに最大３サイクル、オーバランするので、
１命令が１サイクル終わるとすれば、障害命令も含めて
最大３命令オーバランして７− しまう。そこで、以下では退避レジスタは３組用意する
とする。
号の凍結までに最大３サイクル、オーバランするので、
１命令が１サイクル終わるとすれば、障害命令も含めて
最大３命令オーバランして７− しまう。そこで、以下では退避レジスタは３組用意する
とする。
第７図はＰＳＷの退避レジスタを示す。ＰＳＷ４０は命
令開始の都度、ＰＳＷ退避レジスタ（Ｐｓｗｓｖｏ〜２
）４１，４２．４３に退避される。
令開始の都度、ＰＳＷ退避レジスタ（Ｐｓｗｓｖｏ〜２
）４１，４２．４３に退避される。
入力ポインタは０→１→２→０・・・・・・と退避のた
びにカウントアツプされる。最新の待避レジスタ番号（
０〜２）は３サイクル間トレースされ、ＥＸ信号凍結と
同時にこれらも凍結される。これらはＰＳＷの回復時の
出力ポインタとして使われる。
びにカウントアツプされる。最新の待避レジスタ番号（
０〜２）は３サイクル間トレースされ、ＥＸ信号凍結と
同時にこれらも凍結される。これらはＰＳＷの回復時の
出力ポインタとして使われる。
第８図は汎用レジスタ（ＧＲＯ〜１５）とその番号の退
避レジスタを示す。命令でＧＲ４５にデータを書込む毎
にそのＧＲの番号と、書込む前のＧＲの内容をそれぞれ
の退避レジスタ４９，５０゜５１へ退避する。入力／出
カポインタはＰＳＷのものと同様に制御される。同様に
してワークレジスタ（ＷＡ）４４の退避レジスタ４６．
４７，４．８も用意されている。
避レジスタを示す。命令でＧＲ４５にデータを書込む毎
にそのＧＲの番号と、書込む前のＧＲの内容をそれぞれ
の退避レジスタ４９，５０゜５１へ退避する。入力／出
カポインタはＰＳＷのものと同様に制御される。同様に
してワークレジスタ（ＷＡ）４４の退避レジスタ４６．
４７，４．８も用意されている。
第９図はりトライ・タイプ情報の退避レジスタである。
す１−ライ・タイプ情報はマイクロプログ８−
ラムで指定されると制御記憶装置（Ｃ８）５２から読み
出され、ＣＳデータ・レジスタ（ＣＳ Ａ Ｒ）５３に
セットされた後、退避レジスタ５４，５５゜５６にセッ
トされる。このリトライ・タイプ情報は、命令の再実行
前にどのような回復をすればよいかを示すもので、ＧＲ
を書換える時には１１ Ｇ ＲＨｌＦＤＲを書換える時
には” Ｆ Ｄ Ｒ”というコードが指定される。回復
ルーチンでは、まずこのリトライ・タイプを調べて、何
を回復すればよいかを知る。
出され、ＣＳデータ・レジスタ（ＣＳ Ａ Ｒ）５３に
セットされた後、退避レジスタ５４，５５゜５６にセッ
トされる。このリトライ・タイプ情報は、命令の再実行
前にどのような回復をすればよいかを示すもので、ＧＲ
を書換える時には１１ Ｇ ＲＨｌＦＤＲを書換える時
には” Ｆ Ｄ Ｒ”というコードが指定される。回復
ルーチンでは、まずこのリトライ・タイプを調べて、何
を回復すればよいかを知る。
第１０図に本発明による回復処理の動作フローを示す。
障害が検出されるとチェック・ラッチ３５．３６．３７
に従って戻りサイクル数（ＲＴＹＣＹＣ）を設定しくス
テップ１０１）、退避レジスタの凍結時点の入力ポイン
タ値を出力ポインタに設定する（ステップ１０２）。次
にリトライ・タイプ情報を読み出しくステップ１０３）
、それが”ＧＲ″′であれば（ステップ１０４）、ＧＲ
の書込みアドレスを読み出すとともに（ステップ１０５
）。
に従って戻りサイクル数（ＲＴＹＣＹＣ）を設定しくス
テップ１０１）、退避レジスタの凍結時点の入力ポイン
タ値を出力ポインタに設定する（ステップ１０２）。次
にリトライ・タイプ情報を読み出しくステップ１０３）
、それが”ＧＲ″′であれば（ステップ１０４）、ＧＲ
の書込みアドレスを読み出すとともに（ステップ１０５
）。
出力ポインタに従ってＧＲ退避データを読み出しくステ
ップ１０６）、書込みアドレスで指定されたＧＲへ書き
込む（ステップ１０７）。そして、ＲＴＹＣＹＣがＩＩ
ｉ ＩＩか否か判定しくステップ１０８）、ＲＴＹＣ
’ＶＣ＝１であれば、ＰＳＷを回復して命令の再実行を
開始する（ステップ１０９）。一方、ＲＴＹＣＹＣ＝１
でなければ、出力ポインタの更新（ステップ１１．０）
、ＲＴＹＣＹＣを−１しだ後（ステップ１ ］ １）
、ステップ１０３に戻り、ＲＴＹＣ’ＹＣ＝１になるま
で同様に動作を繰り返す。
ップ１０６）、書込みアドレスで指定されたＧＲへ書き
込む（ステップ１０７）。そして、ＲＴＹＣＹＣがＩＩ
ｉ ＩＩか否か判定しくステップ１０８）、ＲＴＹＣ
’ＶＣ＝１であれば、ＰＳＷを回復して命令の再実行を
開始する（ステップ１０９）。一方、ＲＴＹＣＹＣ＝１
でなければ、出力ポインタの更新（ステップ１１．０）
、ＲＴＹＣＹＣを−１しだ後（ステップ１ ］ １）
、ステップ１０３に戻り、ＲＴＹＣ’ＹＣ＝１になるま
で同様に動作を繰り返す。
本発明によれば、障害部位によって戻りサイクル数を可
変することにより、必ず障害発生命令を再実行できるた
め、インタミツテント障害時の再実行成功率を高めるこ
とができる。
変することにより、必ず障害発生命令を再実行できるた
め、インタミツテント障害時の再実行成功率を高めるこ
とができる。
第１図は本発明で対象とする情報処理装置の主要部の概
略図、第２図は第１図の動作タイミング図、第３図は第
１図のパリティチェック機構の一例を示す図、第４図は
障害発生時のＥＸ信号の停止状況を示す図、第５図はチ
ェック・ラッチの誤動作防止法の一例を示す図、第６図
は第５図の動作タイミング図、第７図乃至第９図は退避
レジスタの一例を示す図、第１０図は本発明による回復
処理動作を説明するフロー図である。 １２・・・読出しデータ・レジスタ、２２．２５・・・
ワーク・レジスタ、２４・・・演算器、２６．２７．２
８・・・パリティ・チェッカ、３５．３６．３７・・・
チェックラッチ、４１．４２．４３・・・ｐｓｗ退避レ
ジスタ、４９．５０．５１・・・ＧＲ退避レジスタ。 １１− 牙６図 ［×
略図、第２図は第１図の動作タイミング図、第３図は第
１図のパリティチェック機構の一例を示す図、第４図は
障害発生時のＥＸ信号の停止状況を示す図、第５図はチ
ェック・ラッチの誤動作防止法の一例を示す図、第６図
は第５図の動作タイミング図、第７図乃至第９図は退避
レジスタの一例を示す図、第１０図は本発明による回復
処理動作を説明するフロー図である。 １２・・・読出しデータ・レジスタ、２２．２５・・・
ワーク・レジスタ、２４・・・演算器、２６．２７．２
８・・・パリティ・チェッカ、３５．３６．３７・・・
チェックラッチ、４１．４２．４３・・・ｐｓｗ退避レ
ジスタ、４９．５０．５１・・・ＧＲ退避レジスタ。 １１− 牙６図 ［×
Claims (1)
- （１）故障が発生した時に装置を故障発生以前の状態に
戻すためにデータを退避しておく手段を有し、故障発生
時、前記退避データを回復して命令の再実行を行う情報
処理装置において、故障が発生した時、故障部位に対応
して戻りサイクル数を設定し、該設定した戻りサイクル
数分の退避データを回復した後、命令の再実行を行うこ
とを特徴とする命令再実行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246674A JPH0644238B2 (ja) | 1983-12-29 | 1983-12-29 | 命令再実行制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246674A JPH0644238B2 (ja) | 1983-12-29 | 1983-12-29 | 命令再実行制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142747A true JPS60142747A (ja) | 1985-07-27 |
| JPH0644238B2 JPH0644238B2 (ja) | 1994-06-08 |
Family
ID=17151923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58246674A Expired - Lifetime JPH0644238B2 (ja) | 1983-12-29 | 1983-12-29 | 命令再実行制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644238B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226580A (ja) * | 1985-07-29 | 1987-02-04 | Hitachi Ltd | 障害処理方式 |
| JPS6254342A (ja) * | 1985-08-30 | 1987-03-10 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | ディジタル命令プロセッサ制御装置および１サイクル内で分岐を実行する方法 |
| JP2007190157A (ja) * | 2006-01-18 | 2007-08-02 | Yoshida Industry Co Ltd | コンパクト容器 |
| JP2007289291A (ja) * | 2006-04-21 | 2007-11-08 | Yoshida Industry Co Ltd | コンパクト容器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688539A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Information processor performing link processing |
| JPS5868162A (ja) * | 1981-10-20 | 1983-04-22 | Nec Corp | 再試行処理方式 |
-
1983
- 1983-12-29 JP JP58246674A patent/JPH0644238B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688539A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Information processor performing link processing |
| JPS5868162A (ja) * | 1981-10-20 | 1983-04-22 | Nec Corp | 再試行処理方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226580A (ja) * | 1985-07-29 | 1987-02-04 | Hitachi Ltd | 障害処理方式 |
| JPS6254342A (ja) * | 1985-08-30 | 1987-03-10 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | ディジタル命令プロセッサ制御装置および１サイクル内で分岐を実行する方法 |
| JP2007190157A (ja) * | 2006-01-18 | 2007-08-02 | Yoshida Industry Co Ltd | コンパクト容器 |
| JP2007289291A (ja) * | 2006-04-21 | 2007-11-08 | Yoshida Industry Co Ltd | コンパクト容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644238B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109891393B (zh) | 使用检查器处理器的主处理器错误检测 | |
| US7308607B2 (en) | Periodic checkpointing in a redundantly multi-threaded architecture | |
| US6772368B2 (en) | Multiprocessor with pair-wise high reliability mode, and method therefore | |
| US4701915A (en) | Error recovery system in a data processor having a control storage | |
| US5640508A (en) | Fault detecting apparatus for a microprocessor system | |
| US8935678B2 (en) | Methods and apparatus to form a resilient objective instruction construct | |
| JPS6240547A (ja) | 誤り回復装置 | |
| KR100304319B1 (ko) | 시간 지연 이중화 기술을 구현하는 장치 및 방법 | |
| US20110179399A1 (en) | Establishing a useful debugging state for multithreaded computer program | |
| JPH0833842B2 (ja) | 論理演算装置 | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| US7581152B2 (en) | Fault free store data path for software implementation of redundant multithreading environments | |
| JPS60142747A (ja) | 命令再実行制御方式 | |
| JPH07141176A (ja) | コマンドリトライ制御方式 | |
| US20100017183A1 (en) | Multiprocessor Development Environment | |
| Tamir et al. | The UCLA mirror processor: A building block for self-checking self-repairing computing nodes | |
| US5673391A (en) | Hardware retry trap for millicoded processor | |
| JP2004252525A (ja) | エミュレータおよびプログラム | |
| JP2002229811A (ja) | 論理分割システムの制御方法 | |
| JP2793396B2 (ja) | 電子計算機の演算ステータス保持装置 | |
| USRE27485E (en) | Ls ec sdr | |
| JPS61166636A (ja) | 命令再実行制御方式 | |
| CN116194893A (zh) | 用于在采用事务性存储器的系统中处理事务的技术 | |
| WO2001027764A1 (en) | Software fault tolerance of concurrent programs using controlled re-execution |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |