KR19990057809A - 오류 방지 시스템 - Google Patents

Abstract

본 발명은 소프트웨어와 주변 장치의 별다른 지원없이 2개의 마이크로프로세서만으로 간단하게 구성하여 비용 측면에서 효율을 높인 오류 방지 시스템을 제공하기 위한 것으로서, 이를 위해 본 발명은 오류 발생이 가능한 시스템에 있어서, 제1 프로세서; 및 제2 프로세서를 포함하고, 상기 제1 및 제2 프로세서는 실제 연산 기능을 담당하는 수단을 각각 포함하고, 상기 제1 프로세서는 오류 복구를 위한 오류 감지 및 복구 수단을 더 포함한다.

Description

오류 방지 시스템

본 발명은 시스템의 설계 시에 오류가 발생할 경우를 미리 고려하여 대처방안을 마련함으로써 오류가 발생했을 경우 그에 영향받지 않고 정상적인 수행을 계속할 수 있는 오류 방지 시스템에 관한 것이다.

모든 마이크로프로세서는 여러 가지 이유로 인해서 항상 오류 발생 가능성이 존재하는데, 이러한 마이크로프로세서를 은행의 금전 자료 관리, 국가 안보에 관련된 여러 정보 처리, 고가의 장비 등을 관리하는 시스템에 사용하여 오류가 발생한다면 그 피해는 엄청나게 클 것이다. 종래에는 똑같은 마이크로프로세서를 여러 개 사용하여 임의의 프로세서에서 오류가 발생할지라도 나머지 프로세서들이 정확하게 동작하도록 하여, 오류를 피해가도록 구성하였다. 이러한 종래 기술은 오류 검사 및 오류 복구 시스템 구성에 다수의 하드웨어와 소프트웨어를 필요로하여 그에 따른 고비용의 문제점을 낳는다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 소프트웨어 및 주변 장치의 별다른 지원없이 2개의 마이크로프로세서만으로 간단하게 구성하여 비용 측면에서 효율을 높인 오류 방지 시스템을 제공하는데 그 목적이 있다.

도1은 오류 방지 시스템을 개념적으로 도시한 블록도.

도2는 제1 마이크로프로세서의 블록도.

도3은 오류 감지 및 복구 모듈의 상태 및 상태 천이도.

도4는 검사점 저장 상태로 바뀌는 일실시예를 개념적으로 도시한 도면.

도5는 검사점 저장 상태로 바뀌는 또다른 일실시예를 개념적으로 도시한 도면.

도6은 검사점 저장 상태로 바뀌는 또다른 일실시예를 개념적으로 도시한 도면.

도7은 오류 감지 및 복구 모듈의 동작의 일실시예를 도시한 도면.

* 도면의 주요 부분에 대한 설명

20 : 프로세서 코아 21 : 오류 처리를 위한 오류 감지 및 복구 모듈

22 : 제1 메모리 23 : 제2 메모리

24 : 제3 메모리 25 : 버스 인터페이스부

26 : 비교기 27 : 제어부

상기 목적을 달성하기 위한 본 발명은 오류 발생이 가능한 시스템에 있어서, 제1 프로세서; 및 제2 프로세서를 포함하고, 상기 제1 및 제2 프로세서는 실제 연산 기능을 담당하는 수단을 각각 포함하고, 상기 제1 프로세서는 오류 복구를 위한 오류 감지 및 복구 수단을 더 포함하여 자체적으로 오류를 감지하고, 상기 오류 상태로부터 복구가 가능한 오류 방지 시스템을 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.

도1은 오류 방지 시스템을 개념적으로 도시한 블록도로서, 제1 마이크로프로세서(10) 및 제2 마이크로프로세서(11)의 2개 마이크로프로세서로 구성된 중앙처리장치 모듈(12)과, 데이터 버스, 어드레스 버스, 제2 제어버스를 공유하며 칩셋(chipset), 주변장치(peripheral device) 및 메모리(13)와 연결되도록 구성된다. 제1 마이크로프로세서(10) 및 제2 마이크로프로세서(11)는 두 프로세서 간의 오류 처리 루틴 및 동기를 위한 제1 제어버스를 공유한다. 제2 제어버스는 칩셋, 주변장치 및 메모리(13)의 제어에 필요한 버스이다.

제1 및 제2 마이크로프로세서(10,11)는 실제 연산기능을 담당하는 동일한 프로세서 코아(core)를 각각 포함하며, 특히 제1 마이크로프로세서(10)는 오류 감지 및 복구 모듈을 더 포함하여 구성된다. 오류 감지 및 복구 모듈은 두 프로세서에 대한 에러 감지, 일시적인 오류로부터 복구할 수 있는 하드웨어 롤백(rollback) 기능, 오류가 있는 프로세서를 알아내는 자가 진단 기능, 영구적인 오류가 발생한 프로세서를 제외시켜 시스템을 단일 프로세서 모드로 재배치하는 기능을 수행한다.

도2는 제1 마이크로프로세서의 블록도로서, 연산기능을 담당하는 프로세서 코아(20) 및 오류 처리를 위한 오류 감지 및 복구 모듈(FT 모듈, 21)을 포함하고, 오류 감지 및 복구 모듈(21)은 수행하는 명령어 및 명령의 오퍼랜드에 대한 정보를 저장하는 제1 메모리(ROLL-MEM, 22), 오류 처리를 위해 검사점에 대한 정보를 저장하는 제2 메모리(CHECK-MEM, 23), 오류 처리에 대한 자체 진단 프로그램 저장을 위한 제3 메모리(DIAG-ROM, 24) 제2 마이크로프로세서(도1의 11)와의 시스템 버스 공유를 위한 버스 인터페이스부(25), 제1 및 제2 마이크로프로세서의 출력 값을 비교하는 비교기(26) 및 모듈 전체를 제어하는 제어부(27)를 포함하여 이루어진다. 프로세서 코아(20)와 오류 감지 및 복구 모듈(21)은 내부 버스(어드레스, 데이터, 제어버스)를 통해 연결되어지고, 오류 감지 및 복구 모듈(21) 내 제1,제2, 및 제3 메모리와 버스 인터페이스부(25)는 내부 메모리 버스를 통해 연결된다.

도3은 오류 감지 및 복구 모듈의 상태(state) 및 상태 천이도로서, 전체 시스템을 초기화시키는 초기화 상태(Initializing State, 30), 시스템이 정상적으로 동작하며 독자적으로 프로그램을 락스텝 모드(lockstep mode)로 수행하는 이중 프로세서 동작 상태(Duplex Operation State, 31), 이중 프로세서 동작 상태에서 동작을 진행하다가 특정 검사점에 이르면 사용자가 볼 수 있는 내부 레지스터 및 여러 정보를 저장하는 검사점 저장 상태(Checkpoint Save State, 32), 오류가 감지되어 일시적 또는 영구적 오류 판정 여부를 가리기 위해 마지막으로 저장했던 검사점 상태로 전체 시스템을 되돌리는 검사점 복원 상태(Checkpoint Restore State, 33), 명령어를 다시 수행하며 오류가 일시적 오류인지 영구적 오류인지를 판정하는 재수행 상태(Rollback Operation State, 34), 재수행 상태에서도 2개의 프로세서 출력을 조사하여 오류가 발생한 경우 영구적 오류로 판정하고 자체 진단 루틴(routine)을 수행해서 오류가 발생한 프로세서를 밝히는 자체 진단 상태(Diagnose State, 35), 오류가 있는 프로세서의 동작을 중지시키고 정상적인 프로세서 1개만 프로그램 수행을 하는 단일 프로세서 동작 상태(Simplex Operation State, 36) 및 오류가 발생한 프로세서를 밝히지 못해 전체 시스템이 오류 메시지를 내고 동작을 중지하는 시스템 정지 상태(System Stop State, 37)로 구성된다.

시스템 리셋(reset) 신호에 의해 시스템이 초기화 상태(30)로 들어가고, 리셋이 완료되어 초기화를 마친 후 시스템이 정상적인 동작을 하면, 초기화 상태(30)에서 이중 프로세서 동작 상태(31)로 바뀐다.

이중 프로세서 동작 상태(31)에서 제1 및 제2 마이크로프로세서가 락스텝으로 동작을 하며, 오류 감지 및 복구 모듈(FT모듈)은 두 마이크로프로세서의 출력값을 비교하며 오류 여부를 계속 검사한다. 이 때, 제1 마이크로프로세서와 제2 마이크로프로세서 간에 비교 데이터의 동기를 맞추기 위해 오류 감지 및 복구 모듈에서 비교가 끝난 후 다음 동작을 지시하는 신호를 제1 마이크로프로세서에서 제1 제어버스(도1)를 통해 제2 마이크로프로세서로 보낸다. 또한, 이중 프로세서 동작 상태(31)에서 제2 마이크로프로세서는 직접 외부 버스들을 구동하는 마스터(master)가 되고, 제1 마이크로프로세서는 내부적으로 계산만하고 외부로 버스 신호는 구동하지 않고 오류 감지 및 복구 모듈에서 결과를 비교할 수 있도록 하기 때문에 검사자(checker)가 된다. 또한, 제1 및 제2 마이크로프로세서는 프로그램을 수행하면서 주변 장치에서 오는 요구에 반응을 하고, 동시에 오류 감지 및 복구 모듈은 롤백에 필요한 정보가 되는 명령어와 그것의 오퍼랜드를 ROLL-MEM에 저장한다. ROLL-MEM이 차게 되면, 상태는 이중 프로세서 동작 상태로부터 검사점 저장 상태(32)로 바뀐다. 이중 프로세서 동작 상태(31)에서 검사점 저장 상태(32)로 바뀌는 검사점 저장 조건은 ROLL-MEM이 찬 경우 외에도, 외부에서 인터럽트가 들어오는 경우, 버스 중재 요청이 들어오는 경우가 있다. 검사점 저장 상태(32)에서 프로그램 카운터나 범용 레지스터와 같은 사용자가 볼 수 있는 내부 레지스터 및 여러 정보를 CHECK-MEM에 저장한 후 저장을 마치면 다시 이중 프로세서 동작 상태(31)로 바뀌게 된다.

도4는 ROLL-MEM이 차서 검사점 저장 상태(32)로 바뀌는 경우를 개념적으로 도시한 도면으로서, 이중 프로세서 동작 상태(31)에서 명령어 n, 명령어 n+1을 수행하고 ROLL-MEM이 다 차 검사점 저장 상태(32)로 바뀐 후 CHECK-MEM에 정보(롤백에 필요한 정보)를 저장하고, ROLL-MEM을 비운다. 그리고나서 다시 이중 프로세서 모드(31)로 바뀌고 그 다음 명령어 n+2부터 ROLL-MEM에 쓰기 시작한다.

도5는 외부 인터럽트에 의해 검사점 저장 상태(32)로 바뀌는 경우를 개념적으로 도시한 도면으로서, 명령어 수행 중에 외부 인터럽트가 발생하면 인터럽트 핸들러 코드(interrupt handler code, 명령어 h)로 들어가면서 검사점 저장 상태(32)로 들어가 검사점을 저장한 후 다시 이중 프로세서 동작 상태(31)로 바뀐 후 그 다음 핸들러 코드(명령어 h+1)부터 ROLL-MEM에 저장한다. 외부 인터럽트가 발생한 경우에 검사점 저장 상태로 가는 이유는 ROLL-MEM이 찰 때에만 검사점 저장 상태(32)로 가는 경우는 인터럽트에 관련된 모든 정보를 ROLL-MEM이 갖고 있어야 하며, 이렇게 되면 ROLL-MEM이 복잡해지는 문제가 발생하게 된다. 그러므로 하드웨어를 간소화시키기 위해 외부 인터럽트가 들어오면 인터럽트 핸들러 코드로 들어가면서 동작점 저장 상태(32)로 들어가게 된다.

도6은 버스 중재 요청에 의해 검사점 저장 상태(32)로 바뀌는 경우를 개념적으로 도시한 도면으로서, 명령어(명령어 n+5)수행 중 버스 홀드 요청(bus hold request)이 들어오면 곧바로 검사점 저장 상태(32)로 바뀌고, 버스 홀드 주기(bus hold period)가 끝난 후 홀드 어크날리지(acknowledge) 제어신호를 내보내면서 다시 이중 프로세서 동작 상태(31)로 되돌아온다. DMA(Direct Memory Access) 제어기로부터 버스 중재 요구가 들어오는 경우 보통 상당 시간 동안 버스 동작을 할 수 없게 되므로 버스 중재 요구가 들어오는 경우도 인터럽트의 경우와 마찬가지로 쓸데없이 재시작하는 부분을 줄이기 위해서 버스 중재 요구가 들어올 때 검사점 저장 상태(32)로 들어간다.

이중 프로세서 동작 상태(31)에서 제1 및 제2 마이크로프로세서 사이에 미스매치(mismatch)가 발견되면, 수행을 멈추고 오류가 일시적 또는 영구적인 것인지를 가리기 위해, 마지막으로 저장했던 검사점 상태로 전체 시스템을 되돌리는 검사점 복원 상태(33)로 간다. 검사점 복원 상태(33)에서는 CHECK-MEM에 최종적으로 저장되었던 정보를 이용해서 시스템 상태를 복원해 내며, 복원을 마친 후 재수행 상태(34)로 들어간다.

재수행 상태(34)에서는 ROLL-MEM에 저장되어 있는 첫 번째 명령어부터 차례로 수행을 계속하며 출력값을 복구한다. 만약, 이때 또 미스매치가 발견되면, 영구적 오류로 판정을 내리고 자체 진단 상태(35)로 들어가며, 매치되었을 경우에는 일시적 오류로 판정을 내리고 이중 프로세서 동작 상태(31)로 되돌아간다.

도7은 오류 감지 및 복구 모듈의 동작을 일실시예를 통해 도시한 도면으로서, 이중 프로세서 동작 상태(31)에서 감지된 오류로 인해 검사점 복원 상태(33)로 가고(70), 복원을 마친 후 다시 재수행 상태로 가서(71) 재수행(명령어 n+2, 명령어 n+3, 명령어 n+4, 명령어 n+5)을 해본 결과, 일시적 오류인 경우 다시 이중 프로세서 동작 상태(31)로 되돌아가(72) 정상적인 수행(명령어 n+6, 명령어 n+7)을 계속 진행한다.

재수행 상태(34)에서 명령어를 재수행하여 다시 미스매치가 발생되었을 경우, 제1 및 제2 마이크로프로세서 중 1개 혹은 모두가 이미 복구할 수 없는 오류 상태에 들어갔다고 볼 수 있으므로, 자체 진단 상태(35)로 넘어가 DIAG-ROM(도2의 24)에 저장되어있는 자체 진단 프로그램을 수행시켜서 어느 프로세서에 오류가 있는지 검사한다.

자체 진단 상태(35)에서 오류가 있는 프로세서를 찾아냈다면, 더 이상 그 프로세서를 이용해서 프로그램을 수행한다는 것은 의미가 없으므로, 전체 시스템을 재배치하여 남은 1개의 올바른 프로세서만 프로그램을 수행하는 단일 프로세서 동작 상태(36)로 들어간다.

만약 자체 진단 상태(35)에서 오류가 있는 프로세서를 밝혀낼 수 없다면, 시스템이 위험한 상태에 있는 것이므로, 그것을 알리는 제어신호를 발생하고 전체 시스템 정치 상태(37)로 들어간다.

본 발명의 또다른 실시예로, 상술한 바와 같이 오류 감지 및 복구 모듈(FT)을 하나의 마이크로프로세서 내부에 포함하여 단일 칩안에 구현하는 것이 아니라 2개의 동일한 마이크로프로세서 외부에 따로 오류 감지 및 복구 모듈을 구현할 수도 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 제1 및 제2 마이크로프로세서 중 하나의 마이크로프로세서 내부에, 혹은 두 마이크로프로세서의 외부에 따로 오류 감지 및 복구 모듈을 두어 자체적으로 오류 감지 및 처리를 담당하게 함으로써 정확한 동작 수행이 가능하고, 소프트웨어와 주변 장치의 별다른 지원없이 두 개의 마이크로프로세서만으로 오류 방지 시스템을 간단하게 구성하여 비용 측면에서 큰 효과가 있다.

Claims (6)

1. 오류 발생이 가능한 시스템에 있어서,

   제1 프로세서; 및

   제2 프로세서

   를 포함하고, 상기 제1 및 제2 프로세서는 실제 연산 기능을 담당하는 수단을 각각 포함하고,

   상기 제1 프로세서는 오류 복구를 위한 오류 감지 및 복구 수단을 더 포함하여 자체적으로 오류를 감지하고, 상기 오류 상태로부터 복구가 가능한 오류 방지 시스템.
2. 제 1 항에 있어서,

   상기 제1 및 제2 프로세서는

   어드레스 및 데이터 버스를 공유하고,

   상기 두 프로세서 간의 오류 처리 루틴 및 동기를 위해서 필요한 제1 제어버스; 및

   메모리 및 주변 장치의 제어에 필요한 제2 제어버스

   를 포함하는 이중 제어 버스 구조로 연결되는 오류 방지 시스템.
3. 제 3 항에 있어서,

   상기 제1 프로세서는

   상기 실제 연산 기능을 담당하는 수단과 상기 오류 감지 및 복구 수단을 상기 데이터, 어드레스 및 제어버스로 연결하는 오류 방지 시스템.
4. 제 1 항에 있어서,

   상기 오류 감지 및 복구 수단은

   롤백 명령어 및 상기 명령어의 오퍼랜드를 저장하는 제1 메모리수단;

   검사점에서 사용자가 볼 수 있는 상기 프로세서의 내부 상태를 저장하는 제2 메모리수단;

   상기 프로세서의 오류를 자체적으로 진단할 수 있는 프로그램을 저장하고 있는 제3 메모리수단;

   상기 두 프로세서의 출력값을 비교하는 비교수단;

   상기 제2 프로세서와의 시스템 버스 공유를 위한 버스 인터페이스 수단; 및

   제어수단

   을 포함하는 오류 방지 시스템.
5. 제 4 항에 있어서,

   상기 제어수단은

   상기 오류 방지 시스템을 초기화하는 초기화 상태 블록;

   상기 오류 방지 시스템이 정상적으로 동작하여 프로그램을 락스텝모드로 수행하는 이중 프로세서 동작 상태 블록;

   상기 이중 프로세서 동작 상태에서 동작을 진행하다가 특정 검사점에 이르면 상기 사용자가 볼 수 있는 정보를 저장하는 검사점 저장 상태 블록;

   상기 이중 프로세서 동작 상태에서 오류가 감지되어 일시적 또는 영구적 에러 판정 여부를 가리기 위해 상기 제2 메모리에 마지막으로 저장했던 검사점 상태로 상기 오류 방지 시스템을 되돌리는 검사점 복원 상태 블록;

   상기 제1 메모리에 저장된 롤백 명령어를 다시 수행하여 상기 일시적 또는 영구적 오류 여부를 판정하는 재수행 상태 블록;

   상기 재수행 상태에서 오류가 발생한 경우 영구적인 에러가 발생한 것으로 판정을 내리고, 상기 제3 메모리에 저장된 자체 진단 루틴을 수행하여 오류가 발생한 프로세서를 밝히는 자체 진단 상태 블록;

   상기 오류가 있는 프로세서의 동작을 중지시키고 정상적인 프로세서만 프로그램 수행하는 단일 프로세서 동작 상태 블록; 및

   상기 오류가 발생한 프로세서를 밝히지 못해 상기 오류 방지 시스템의 동작을 중지하는 시스템 정지 상태 블록

   을 포함하는 오류 방지 시스템.
6. 제 5 항에 있어서,

   상기 이중 프로세서 동작 상태에서 상기 제1 메모리수단이 다 차거나, 또는 외부에서 인터럽트가 요청되거나, 버스 중재 요구가 발생했을 시에 상기 검사점 저장 상태 블록으로 상태 천이가 발생하는 오류 방지 시스템.