JPH0149975B2 - - Google Patents

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は、コンピユータプログラムのハングア
ツプ検出方法、特に簡単なマイクロプログラムと
タイマ割込み機能によつてハングアツプ検出を行
うようにしたコンピユータプログラムのハングア
ツプ検出方法に関するものである。

(2) 技術の背景 コンピユータのようなデータ処理装置によつて
データ処理操作を行う場合、マイクロプログラム
に固定障害とかプログラムミスとかがあると、デ
ータ処理装置本来の処理操作が出来ず、或る処理
操作の中の一部の操作を繰返し遂行したり、その
処理操作の途中で操作が進行しなくなつたりする
等のハングアツプが生じることが往々にしてあ
る。コンピユータの作動効率を向上させるために
は、かかるハングアツプをいち早く検出し、これ
に対応する措置を講じることが重要である。他
方、上記の如きハングアツプの検出は、コンピユ
ータの本来の作業であるデータ処理操作、或は
OS（オペレーテイングシステム）の制御下で行う
演算処理をより一層スムーズに実行させるために
行われるものであり、前記各種の処理操作に対し
て補佐的な役割を有するものであるから、コンピ
ユータの容量の有効利用を図り且つ実働時間を延
ばすため種々の改善、工夫が為されて来ている。

(3) 従来技術と問題点 第１図は従来のプログラムハングアツプ検出方
法に用いられるハングアツプ検出回路及びモニタ
用ソフトウエアの一例を示す図である。この図に
おいて、符号１は、タイマ機能を有するカウンタ
２及びこのカウンタ２のオール０の状態を検出す
るオール・ゼロ検出器３とを備えたハングアツプ
検出用回路、符号４は、データ処理装置のデータ
処理部、符号５は、ハングアツプ検出回路１から
の指令を受けてデータ処理部４におけるプログラ
ム作動に割込むソフトモニタ部である。データ処
理部４内では、カウンタ１の初期値を設定するタ
イマセツト作動４ａと、当該データ処理部４が為
すべき処理４ｂと、処理４ｂが終了した時点でカ
ウンタ１をリセツトするタイマリセツト作動４ｃ
とが順次プログラムに治つて行われる。ハングア
ツプ検出用回路１内では、データ処理部４からの
指令によつてカウンタ２の初期値が設定されると
共に、このカウンタ２は、ハングアツプ検出用回
路１のクロツク動作に同期して−１作動を行い、
この時間測定によつてデータ処理部４でハングア
ツプが生じるか否かを監視する。そして、データ
処理部４が正常に作動している間、カウンタ２
は、処理４ｂが終了する度毎にタイマリセツト作
動を受けて例えばオール１にリセツトされる。こ
のため、オール・ゼロ検出器３は作動せずハング
アツプの検出は行われない。他方、データ処理部
４内において、何らかの理由でハングアツプが起
つたりすると、当該処理部４による処理４ｂが終
了しないうちにカウンタ２はカウントアツプし、
オールゼロ検出器３が作動してハングアツプ検出
がされる。このハングアツプ検出に基づいてハン
グアツプ検出回路１からソフトモニタ部５にタイ
マ割込み指令が出され、ソフトモニタ部５はデー
タ処理部４のソフトプログラムに割込んでハング
アツプに対応した処理を行う。

しかしながら、このような従来のプログラムハ
ングアツプ検出方法にあつては、データ処理部４
におけるハングアツプを検出するために専用の回
路を設けなければならない上、ソフトウエア上で
もいわゆるモニタ手段を設けなくてはならないた
め、コンピユータの容量の上でも、また実働時間
の効率化を図る上でも不利であるという問題があ
つた。

(4) 発明の目的 本発明は上記従来の問題点を解決するためにな
されたもので、その目的は、特に専用の回路及び
プログラムを設けなくてもマイクロプログラムの
ハングアツプ検出を容易に行うことのできるハン
グアツプ検出方法を提供することにある。

(5) 発明の構成 本発明は上記目的を達成するため、プログラム
によつて制御されるデータ処理装置内に、当該プ
ログラム制御によるデータ処理操作の終了でリセ
ツトされる第１のフラグと、第１のフラグにセツ
トされた値が移送される一方、データ処理操作の
終了時に前記第１のフラグと共にリセツトされる
第２のフラグとを設け、データ処理操作の開始後
所定時間が経過したとき、割込み作動によつて第
２のフラグをチエツクし、当該第２のフラグがオ
ンの場合はハングアツプ表示を行う一方、オフの
場合は第１のフラグにセツトされた値を第２のフ
ラグに移送してセツトすることにより、データ処
理装置内での作動不良を検出する様にしたことを
要旨とするものである。

(6) 発明の実施例 以下、本発明の実施例を添付の図面を参照して
詳細に説明する。

第２図乃至第４図は、本発明に係るハングアツ
プ検出方法を実行するためのデータ処理装置の構
成及び通常、又は割込み（上記タイマによる割込
みとは異なる）の各レベル操作における作動状態
を示す図である。このデータ処理装置は、各種デ
ータ処理操作に必要なデータが書込まれる制御記
憶１１（図中CSで表示してある）と、制御記憶
CSに書込まれたデータを読出すための読出しレ
ジスタ１２（図中CSDRで表示してある）と、こ
これら制御記憶１１や読出しレジスタ１２を含む
各種装置構成部品を管理るハードウエア・コント
ロール部１３と、制御記憶１１に対してアドレス
呼出しを行うアドレスコントロール部１５と、経
過時間を測定するためのタイマ１４とを有する一
方、さらに、プログラム制御によるデータ処理操
作の開始及び終了でセツト及びリセツトされ、且
つデータ処理装置内におけるハングアツプ検出に
用いられている一組のフラグ１６又は１７と、ハ
ングアツプ検出操作に基づいて表示作動するハン
グアツプ表示部１８とを備えて成る。

フラグは、割込みプログラムレベル（以下プロ
グラムレベル０と称する）でのプログラム操作に
おいて用いられるフラグ１６と、通常のプログラ
ムレベル（以下プログラムレベル１と称する）で
のプログラム操作において用いられるフラグ１７
とが用いられ、それぞれのプログラムレベルに対
応する第１のフラグ０Ａ，１Ａと第２のフラグ０
Ｂ，１Ｂとを有している。第１のフラグ０Ａ又は
１Ａは、それぞれのプログラムレベルによるデー
タ処理操作の開始時点でセツトされ、またこのデ
ータ処理操作の終了時点でリセツトされる。第２
のフラグ０Ｂ，１Ｂはそれぞれ対応する第１のフ
ラグ０Ａ，１Ａにセツトされた値が移送される一
方、それぞれのプログラムレベルによるデータ処
理操作の終了時点で上記対応する第１のフラグ０
Ａ，１Ａと共にリセツトされる。第１のフラグ０
Ａから第２のフラグ０Ｂへのセツト値の移送、及
び第１のフラグ１Ａから第２のフラグ１Ｂへのセ
ツト値の移送は、各プログラムによるデータ処理
操作中におけるタイマ割込みによるハングアツプ
検出操作において、第２のフラグ０Ｂ又は１Ｂの
セツト値が０（即ちオフ）のときに行われ、これ
ら第２のフラグ０Ｂ，１Ｂのセツト値が１（即ち
オン）のときにはハングアツプ表示が行われる。

かかる構成を有するデータ処理装置におけるデ
ータ処理及びハングアツプ検出操作の手順につい
て説明する。第３図はプログラムレベル１でのア
イドルループにおける作動手順を示すもので、こ
の操作は、アイドル２１から開始されて、REQ
１，REQ２……REQnで表わされる各種処理要求
２２があるか否かをサーチする。このサーチ操作
は処理要求REQ１，REQ２……REQnによつて
実行される各種処理Ｐ１，Ｐ２……Pn２４のう
ち、処理の優先順位の高い順に行われ、もし或る
処理要求２２があればそこでデータ処理操作を行
う。例えば処理要求REQ１が１であると、第１
のフラグ１Ａを１にセツト２９し、処理Ｐ１を実
行する。処理Ｐ１が終了すると第１のフラグ１Ａ
及び第２のフラグ１Ｂをリセツト２０し、アイド
ル２１に戻る。この処理操作中においてもタイマ
１４によつて時間測定が行われており、タイマ１
４がキヤリアウトを検出するとタイマ割込みが発
生し、プログラムレベル１の処理が中断されプロ
グラムレベル０に制御が移る。

第４図はプログラム０の割込処理における作動
手順を示すものである。この操作では、トラツプ
TR３０信号によつて、TR―Ａ，TR―Ｂ，…
TR―Ｎで表わされる各種割込要求３１のうちい
ずれが割込要求をしているかがサーチされ、割込
要求３１があれば、そこで各割込要求３１に対応
した処理PA，PB……PN３３を行う。例えば割
込要求TR―Ａが１であると、第１のフラグ０Ａ
を１にセツト３２し、処理PAを実行する。処理
PAが終了すると、第１のフラグ０Ａ及び第２の
フラグ０Ｂをリセツトし３４、その後プログラム
レベル１に戻る３５。

もし、この処理PAの開始後、終了前にタイマ
１４がキヤリアウトを検出すると、タイマ割込要
求３６が入つて第２のフラグ０Ｂのチエツク３７
を行う。そして、この第２のフラグ０Ｂのセツト
値が１ならハングアツプ表示部１８でハングアツ
プ表示操作３８が行われる。他方、第２のフラグ
０Ｂのセツト値が０なら、第１のフラグ０Ａのセ
ツト値を第２のフラグ０Ｂに移送してセツトし３
９、次いで第１のフラグ０Ａのチエツク４０を行
う。そして、この第１のフラグ０Ａのセツト値が
１なら処理PAが中断されていると認識され中断
点に分岐４１する。

第１のフラグ０Ａのセツト値が０なら、第２の
フラグ１Ｂのチエツク４２を行う。この第２のフ
ラグ１Ｂのセツト値が０なら、第１のフラグ１Ａ
のセツト値を第２のフラグ１Ｂへ移送してセツト
４４し、その後プログラムレベル１に戻る。

前記第１のフラグ１Ａから第２のフラグ１Ｂへ
のセツト値の移送、セツトがプログラムレベル１
の処理Ｐ１の際中に行われたとすると第２のフラ
グ１Ｂのセツト値は１となる。そして、この処理
Ｐ１が、プログラムの固定障害等により実行が妨
げられているとすれば、この時点で第２のフラグ
１Ｂのセツト値が１であることが検出される。こ
れに基づき、ハングアツプ表示部１８ではハング
アツプ表示操作４３が行われる。

このため、プログラムレベル０用のプログラ
ム、又はプログラムレベル１用のプログラムのう
ち、少なくともいずれか一方に固定障害があり、
そのプログラムレベルでのデータ処理の実行が妨
げられているとすれば、タイマ１４のキヤリアウ
トによりタイマ割込要求３６が入り、第２のフラ
グ０Ｂ又は１Ｂのチエツク３７，４２によつて末
だリセツトされていないセツト値１が検出され、
ハングアツプ検出が行われる。

なお、タイマ１４のキヤリアウトによるタイマ
割込みの時間間隔は、プログラムレベル０或はプ
ログラムレベル１での各処理２４，３３の実行時
間より充分大きな値に設定される。或はタイマ割
込みの時間間隔を各処理２４，３３の実行時間よ
りも短く設定しておき、何回かのタイマ割込みで
１回だけフラグチエツク（第２のフラグ０Ｂ又は
１Ｂのチエツク）をするようにしてもよい。

(7) 発明の効果 以上説明したように、本発明によれば、データ
処理装置内に第１及び第２のフラグを設けてお
き、データ処理時間を監視するタイマの作動によ
つて一方のフラグをチエツクし、このチエツクの
結果によつてハングアツプを検出するようにした
ため、従来における如くハングアツプ検出のため
の専用回路は不要となり、データ処理装置の構成
を簡易化することができるようになつた。また、
ソフトウエア上でのモニタを設け、タイマ作動に
よつてモニタプログラムを呼出しハングアツプ検
索をするといつた操作が不要であるため、ハング
アツプ検出に要する実行時間の短縮化を図ること
が出来る等種々の効果が得られる。

【図面の簡単な説明】

第１図は従来のプログラムハングアツプ検出方
法に用いられるハングアツプ検出回路を示す説明
図、第２図は本発明に係るハングアツプ検出方法
を実行するためのデータ処理装置の一構成例を示
す説明図、第３図は第２図に示すデータ処理装置
内での通常のプログラムレベルでの作動状態を示
すフローチヤート図、第４図は第２図に示すデー
タ処理装置内での割込みプログラムレベルでの作
動状態を示すフローチヤート図である。 １…ハングアツプ検出用回路、２…カウンタ
（タイマ）、３…オール・ゼロ検出器、４…データ
処理部、１１…制御記憶（CS）、１２…読出しレ
ジスタ（CSDR）、１３…ハードウエアコントロ
ール、１４…タイマ、１５…アドレスコントロー
ル、１６…フラグ（割込みプログラムレベル０
用）、１７…フラグ（通常のプログラムレベル１
用）、１８…ハングアツプ表示部、０Ａ，１Ａ…
第１のフラグ、０Ｂ，１Ｂ…第２のフラグ。

Claims (1)

1. 【特許請求の範囲】 １ プログラムによつて制御されるデータ処理装
   置内に、当該プログラム制御によるデータ処理操
   作の開始でセツトされる一方、このデータ処理操
   作の終了でリセツトされる第１のフラグと、第１
   のフラグにセツトされた値が移送される一方、デ
   ータ処理操作の終了時に前記第１のフラグと共に
   リセツトされる第２のフラグとを設け、データ処
   理操作の開始後所定時間が経過したとき、割込み
   作動によつて第２のフラグをチエツクし、当該第
   ２のフラグがオンの場合はハングアツプ表示を行
   う一方、オフの場合は第１のフラグにセツトされ
   た値を第２のフラグに移送してセツトすることに
   より、データ処理装置内での作動不良を検出する
   様にしたことを特徴とするコンピユータプログラ
   ムのハングアツプ検出方法。 ２ 第１及び第２のフラグは、互いに異なつたプ
   ログラムレベル毎に１組設けられ、それぞれのプ
   ログラムレベルでの作動ごとにセツト、リセツト
   を行うようになつていることを特徴とする特許請
   求の範囲第１項記載のコンピユータプログラムの
   ハングアツプ検出方法。