JPH0552981B2 - - Google Patents

Description

【発明の詳細な説明】 （関連出願） 本願と同じ譲受人に譲渡された下記の米国特許
出願は、関連する主題を有する。

即ち、 本願と同日付で出願されたJ.B.Geyer、V.M.
MorgantrおよびE.Prangeの米国特許出願「デー
タ処理システムにおける活動状態タイミング・メ
ータを更新するための装置および方法」 〔産業上の利用分野〕 本発明は、データ処理システムに関し、特にシ
ステム・バスと直接接続されて、緊密に結合され
た中央サブシステムを含むデータ処理システムを
制御するための集中化資源を提供するシステム管
理機能に関する。

〔従来の技術および解決しようとする問題点〕

如何なるデータ処理システムも、システムのあ
る外部制御を行なう手段を含む。単一の中央処理
装置を備えたシステムは、典型的に、システムを
ロード（ブート）して情報をレジスタにセツトす
るため、電源をオン／オフするスイツチを含む制
御パネルを備えている。制御パネルはまた、電源
の状態およびレジスタ内容を示す指示灯を有す
る。また、通常単一サイクル・スイツチおよび単
一命令スイツチも含まれている。近年のシステム
は、これらの機能を提供するためコンソールの陰
極線管（CRT）表示ターミナルを提供した。

データ処理要件が増大するに伴い、デユアル・
プロセツサが使用された。オペレータ・パネルま
たは表示ターミナルが、マスターとなるプロセツ
サの１つと接続されていた。マスター・プロセツ
サに問題がある場合には、別のプロセツサがマス
ターとなり得るものであつた。

データ処理システムの信頼性が改善されるにつ
いて、ユーザはハードウエアもしくはソフトウエ
アの問題のデバツグのため専任の要員コストの必
要がなくなつた。従つて、製造企業側はシステム
に遠隔保守能力を提供し、即ち保守要員が中央位
置から操作し、データ処理システム側および中央
側のモデムを用いてデータを電話回線上に送出す
ることにより直接データ処理システムと通信する
ことができるようになつた。典型的なシステムに
ついては、Honeywell社のTACDIAL遠隔ユーザ
ズ・ガイド（注文番号VF16−01、1983年５月刊）
において記載されている。典型的なシステムは、
全て１つのシステム・バスに一緒に接続された多
数の中央サブシステムと、１つの主記憶装置と、
多くの周辺制御装置とを含む。中央サブシステム
の１つの直接接続されているのはシステム制御機
能である。システム制御アダプタと接続されてい
るのは、遠隔保守表示ターミナルと、構内表示タ
ーミナルと、補助装置即ち典型的にはログ用プリ
ンタとである。

システム制御機能が接続される中央サブシステ
ムはマスターとなる。このマスターの中央サブシ
ステムは、システム制御機能から全ての制御情報
を受取り、この制御情報をシステム・バス上で他
のサブシステムに対して通信する。

個々のサブシステムが、マスター中央サブシス
テムの制御下でその品質論理テスト（QLT）を
行ない、前記サブシステムは更にその結果をシス
テム制御機能へ通知する。

各中央サブシステムはまた、監視タイマーとソ
ウトウエア手順を制御する実時間クロツクとを有
する。

システム制御機能のマスター中央サブシステム
への接続は、このサブシステムを保守ツールとし
て限定するが、これはマスター中央サブシステム
が適正に作動しているだけで完全に作動するため
である。マスター中央サブシステムにおける誤動
作をテストするその能力は非常に限られている。

また、前記システム制御機能は、電源異常警報
の場合にシステム・バスへの迅速なアクセスがで
きず、マスター中央サブシステムがこのバスをア
クセスするのを待機しなければならない。マスタ
ー中央システムはメモリー・サブシステムおよび
ある周辺サブシステムを含む他のサブシステムよ
りも低い優先順位を持つため、警報が遅れる。

システム全体は、種々の資源が個々のサブシス
テムにおいて重複するというコストおよび管理費
上の欠点を有する。これらの資源には、システ
ム・タイマー、ブート・ロードおよびQLT制御
を含む。

〔問題点を解決するための手段〕

従つて、本発明の主な目的は、より大きな信頼
性のデータ処理システムの提供にある。

本発明の別の目的は、システム・バスと接続さ
れたサブシステムと直接通信することができるシ
ステム管理機能を備えたデータ処理システムを提
供することにある。

本発明の別の目的は、コストが比較的小さなシ
ステム管理機能を提供することにある。

（発明の要約） 本発明のデータ処理システムの望ましい実施態
様は、全て一緒に１つのシステム・バスと接続さ
れた多数のサブシステムと、１つのシステム管理
機能（SMF）とを含む。SMFは、システム・バ
スに対する最も高い優先順位のアクセスを与える
位置でシステム・バスと接続されている。このサ
ブシステムは、多数の中央サブシステムと１つの
主記憶装置サブシステムとを含む。

SMFは、１つのマイクロプロセツサ装置と、
中央サブシステム（CSS）からの指令によりシス
テム・バスを経由してアクセス可能な多数の集中
化資源とを有する。望ましい実施態様において
は、これらの集中化資源は、システムのタイマー
装置と、電力および温度表示兼検出装置と、シス
テム初期化装置と、システムの品質論理テスト
（QLT）制御装置とを含む。SMFに対するオペ
レータのアクセスは、システムの表示コンソール
を介して局所的に生じ、また遠隔保守表示コンソ
ールを介して遠隔操作的に生じる。

本システムは、電圧がシステム要件を満たすこ
との電力兼温度装置による検出と同時にSMFに
よつて初期化される。SMFは、これと関連する
記憶領域に常駐するマイクロプロセツサの制御下
でSMFの内部操作およびシステム・バスと通信
するその能力を検証するソフトウエア・ルーチン
を有する。

作動状態であることの検証と同時に、SMFは、
主記憶装置サブシステムを介してブートおよび
QLTのソフトウエア・ルーチンの各中央処理サ
ブシステムへのローデイングを開始する記憶域に
常駐する他のソフトウエアにより、残りのサブシ
ステムを初期化する。

通常の動作中、SMFがどれかのCSSに対する
多数の特殊な指令を発することができる。この特
殊指令はシステム・バスにおいて最も高い優先順
位を有し、宛先のCSSにより認識されることにな
る。これら多数の特殊な指令は、多数の異なるタ
イミング機能を提供するシステムのタイマー装置
に関連するものである。これらタイミング機能
は、実時間クロツク、監視タイマーおよび時刻ク
ロツクを含む。

各CSSは、監視タイマーのロード、監視タイマ
ーを読出し、実時間クロツクのロード、実時間ク
ロツク読出し、時刻クロツクのロード、および時
刻クロツク読出しの如き指令を生成することによ
り全ての前記タイミング機能のアクセスが可能で
ある。実時間クロツク割込み指令および監視タイ
マー割込み指令の如きSMFの特殊指令は、各タ
イマー機能がゼロまで減算する時、CSSの割込み
を行なう。

SMFの特殊指令は、保守およびソフトウエア
のデバツグを助けるようCSSに対する指令を含
む。これらの指令は、CPU停止、CPUステツプ、
CPUラン、CPUレジスタ読出し、CPUレジスタ
書込みおよび状態変更指令を含む。この状態変更
指令は、１つのCSSに対して電源故障、電源警報
または温度警報を送るために用いられる。これに
より、CSSにレジスタ内容の安全格納および秩序
ある方法での遮断を含む適当な措置を行なわせ
る。CSSは作動を継続し、保守要員に警報するた
めSMFプリンタ上にログ・メツセージを打出す
ことができる。

エラーの発生の検出と同時に、SMFは特殊な
指令を１つのCSSへ送出してそのQLTを行なう
ことができる。

また、これらの特殊な指令は、システムのコン
ソールもしくは遠隔コンソールが正常に作動して
いる時、即ち適正なパスワードが遠隔コンソール
からSMFにより受取られた時、これらコンソー
ルからオペレータによつて開始することができ
る。

本発明の方法が行なわれる態様、および本発明
の装置が構成される方法およびその作動モードに
ついては、図面と共に以下の詳細な記述に照せば
最もよく理解できよう。いくつかの図面において
は同じ参照番号が類似の要素を示している。

〔実施例〕

第１図は、全てが共に各々のシステム・バス・
インターフエース２−１０を介してシステム・バ
ス２と結合される、複数の中央サブシステム３乃
至５、および複数の主記憶装置１０乃至１２、複
数の周辺制御装置１４乃至１６、およびシステム
管理機能（SMF）２０を含む、密結合型多重プ
ロセツサ・データ処理システム（DPU）１を示
している。

複数の装置１，１８が周辺制御装置１，１４と
結合され、複数の装置Ｎ，１７が周辺制御装置
Ｎ，１６と結合されている。複数の周辺制御装置
１４乃至１６は、それぞれのデイスク・ドライ
ブ、テープ装置、通信回線および単位レコード装
置が結合されたデイスク制御装置と、テープ制御
装置と、通信制御装置と、レコード制御装置を含
む。

複数のCSS３乃至CSS５の各々の構成は同じで
ある。CSS３は、システム・バス２と結合された
キヤツシユ１，８を有する、共に相互に独立的に
作動する中央処理装置（CPU１Ａ４およびCPU
１Ｂ６）を含む。CSS５は、システム・バス２と
結合されたキヤツシユＮ２８を有する、共に相互
に独立的に作動するCPUNA２４およびCPUNB
２６を含む。CPUNA２４およびCPUNB２６
は、キヤツシユＮ２８を介して主記憶装置１０乃
至主記憶装置１２をアクセスする。CSS３乃至
CSS５は、これらが１つの共通なオペレーテイン
グ・システムを実行しかつ１つの共通の主記憶装
置を共用するため、密結合型多重プロセツサとし
て作動する。

CPU１Ａ，４およびCPU１Ｂ，６が以下にお
いてCPU４およびCPU６として識別されること
に注意されたい。同様に、CPUNA２４および
CPUNB２６はCPU２４およびCPU２６として
識別される。

SMF２０は、DPU１の集中制御を行なう。こ
の集中制御は、全体のDPU１システムの初期化、
品質論理テスト（QLT）操作の集中化制御、シ
ステム・タイマーの集中化、およびシステム・バ
ス２と結合されたサブシステムに対する電源およ
び筺体温度の警報の供給を含む。多数の制御信号
が電源制御インターフエース（PCI）２１を介し
て電源システム２２とSMF２０間に与えられる。
電源システム２２からの制御信号は、SMF２０
に対しDPU１の電源の状態を表示する。SMF２
０から電源システム２２に対するPCI２１上の制
御信号は、電源システム２２がDPU１のテスト
を行なうため作動すべき予め定めた電圧限界を指
定する。SMF２０は、限界論理素子の分離およ
び識別のため予め定めた電圧限界においてQLT
動作を実行することになる。

表示コンソール３４は、オペレータがSMF２
０に対する表示ターミナル・インターフエース
（DTI）２９を介してDPU１と通信することを許
容する。SMF２０は、表示コンソール３４から
情報を受取り、この情報をコンソール・アダプ
タ・インターフエース（CAI）３１およびコンソ
ール・アダプタ・インターフエース３０を介して
システム・バス２へ与える。DPU１からの情報
は、システム・バス２、コンソール・アダプタ３
０、CAI３１、SMF２０およびDTI２９を介し
て表示コンソール３４により受取られる。表示コ
ンソール３４は、典型的には、１つの手操作キ
ー・、ボードおよび１つの陰極線管（CRT）デ
イスプレイとを備えたHoneywell社のVIP7300タ
ーミナルである。CAI３１およびDT１は典型的
には、RS２３２またはRS４２２の通信インター
フエースである。

SMF２０は、遠隔保守能力を保持する。遠隔
コンソール４２は、オペレータ制御型表示ターミ
ナルまたは無人コンピユータでよい。遠隔コンソ
ール４２は、MODEM３８、通信回線４０、
MODEM３６および遠隔保守用のオプシヨン・
インターフエース（RMO）３７に対して結合さ
れる。MODEM３６および３８は、典型的には、
RIXON MODEM、例えば300ボーでの通話を開
始するT113CMODEM、300ボーでの通話の授受
を行なうT103JMODEM、および1200ボーでの
通話の授受を行なうT212AMODEMである。

遠隔保守操作は、遠隔地におけるソフトウエア
および動作上の故障の解明、ハードウエア故障の
識別、中央DPU１システムに対するソフトウエ
ア・バツチの如き情報の送出、および現地保守作
業に対する援護の提供を許容する。

SMF２０は、SMF２０を介するDPU１への遠
隔地アクセスに対するアクセスを行ない、適正な
パスワードがSMF２０により受取られさえすれ
ば集中制御を行なうことになる。

補助装置インターフエース（ADI）３３、典型
的にはRS２３２Ｃインターフエースが、補助装
置３２をSMF２０に対して結合する。補助装置
３２は、典型的には、状況の情報を記録し、ある
いは表示コンソール３４のCRT上に表示される
情報のハード・コピーを提供するためのプリンタ
である。

SMF２０は、DPU１の始動中、品質論理テス
ト（QLT）を開始して、全てのサブシステムが
システム・バス２と結合されておりかつ適正に作
動中であることを確認する。もしテストが不成功
であれば、SMF２０は電源システム２２に対し
PCI２１を介して信号して状態を表示し、また表
示コンソール３４、遠隔コンソール４２および補
助装置３２にエラーを表示する。

全てのサブシステムがシステム・バス２に対す
るアクセスを求め、最も高い優先順位のサブシス
テムの要求がアクセスを獲得する。SMF２０が
電源障害の検出の如きある実時間システムの状態
に対し迅速に反応することを要件とする故に、
SMF２０はシステム・バス２にアクセスする最
も高い優先順位が与えられる。

第２図は、システム・バス２と接続された
SMF２０を示すブロツク図である。システム・
バス２は、システム・バス（制御）２−２、シス
テム・バス（データ）２−４およびシステム・バ
ス（アドレス）２−６として示される。システ
ム・バス・インターフエース２−１０は、米国特
許第3995258号「データ保全性を有するデータ処
理システム」（発明者G.J.Barlow）において開示
されるものと略々同様に作動する。

マイクロプロセツサ２０−２は、マイクロプロ
セツサでプログラム可能な読出し専用メモリー
（PROM）２０−３８に格納されたソフトウエ
ア・ルーチンを介してSMF２０／システム・バ
ス２のインターフエースを制御する。マイクロプ
ロセツサ２０−２は、「Zilog Gold Book
1983／1984の構成素子データ・ブツク」第３巻、
第10版に記載されるZilog Z80 CPUである。こ
のマイクロプロセツサ２０−２は、それ自体、マ
イクロプロセツサでプログラム可能な読出し専用
メモリー（PROM）２０−３８に格納されたソ
フトウエアにより制御される。RAM２０−４４
およびPROM２０−３８の双方は、駆動回路２
０−２４を介して16ビツト・マイクロプロセツサ
のアドレス・バス２０−５４上でマイクロプロセ
ツサ２０−２からのアドレス信号Ａ０乃至Ａ１５
を受取る。データ信号Ｄ０乃至Ｄ７は、RAM２
０−４４とマイクロプロセツサ２０−２間で、
PROM２０−３８から８ビツト・マイクロプロ
セツサのデータ・バス２０−５６およびトランシ
ーバ２０−２６を介して送出される。

SMF２０がシステム・バス２に対してアクセ
スする時、32のデータ信号BSDT００〜３１が受
信機２０−６８により受取られ、またシステムの
データ・バス２−４から入力データ・レジスタ２
０−１６に格納することができる。マイクロプロ
セツサ２０−２の制御下では、データはレジスタ
２０−１６から読出され、マルチプレクサ
（MUX）２０−１７、データ・バス２０−５２、
トランシーバ２０−２２、トランシーバ２０−２
６およびデータ・バス２０−５６を介して、一時
に８ビツトずつRAM２０−４４における記憶場
所に格納される。32のアドレス信号BSAD００〜
３１が受信機２０−７０および入力アドレス・レ
ジスタ２０−３６によりシステムのアドレス・バ
ス２−６から受取られ、マイクロプロセツサ２０
−２の制御下で一時に８ビツトずつRAM２０−
４４の記憶場所に格納され、32の制御信号が受信
機２０−５４および入力制御レジスタ２０−１２
によりシステム制御バス２−２から受取られ、デ
ータ信号と同様に一時に８ビツトずつRAM２０
−４４の記憶場所に格納される。マイクロプロセ
ツサ２０−２は、RAM２０−４４の記憶場所と
して入力レジスタ２０−３６，２０−１６および
２０−１２を識別し、適当なアドレスを駆動回路
２０−２４およびアドレス・バス２０−５４を介
してRAM２０−４４に対して送出する。CSS３
乃至５およびシステム・バス２間のシステム・バ
ス・インターフエース２−１０における入出力レ
ジスタは、システム・バス・インターフエース２
−１０に含まれるレジスタ２０−１０，２０−１
２，２０−１４，２０−１６，２０−３４および
２０−３６と類似しかつこれと同じ機能を行な
う。

マイクロプロセツサ２０−２は、RAM２０−
４４における対応する記憶場所をアドレス指定し
かつ一時に８ビツトずつデータを読出すことによ
り、データ信号BSDT００〜３１の32ビツト出力
データ・レジスタ２０−１４に対するローデイン
グを開始する。32ビツトの出力アドレス制御装置
２０−３４は、マイクロプロセツサ２０−２によ
りアドレス信号BSA００〜３１でロードされて、
RAM２０−４４における対応する記憶場所をア
ドレス指定しかつ一時に８ビツトずつアドレス信
号を読出す。同様に、32ビツトの出力制御レジス
タ２０−１０がマイクロプロセツサ２０−２によ
つてバス制御情報でロードされ、RAM２０−４
４の対応する記憶場所をアドレス指定しかつ一時
に８ビツトずつ制御情報を読出す。

ブート兼QLTROM２０−３９が、主記憶装置
１０乃至１２に対して書込まれるテスト・パター
ンおよびソフトウエア・テスト・ルーチンを格納
する。CSS３乃至５は、これらのテスト・パター
ンおよびソフトウエアのテスト・ルーチンをアク
セスして、CSS３乃至５が作動状態にあることを
検証するる。ROM２０−３９は、マイクロプロ
セツサ２０−２の制御下で出力データ・レジスタ
２０−１４に対して直接ロードされる。SMF２
０がシステム・バス２に対するアクセスを求めて
これを獲得する時、出力データ・レジスタ２０−
１４、出力制御レジスタ２０−１０および出力ア
ドレス・カウンタ２０−３４に格納された情報
が、「マイ・データ・サイクル・ナウ」信号
MYDCNNにより付勢される駆動回路２０−６
６，２０−６２および２０−７２によつてシステ
ム・バス２に対し転送される。

システム・タイマー３０−３２は、全てのサブ
システムの集中化されたタイミング制御を行な
い、実時間クロツク、監視タイマーおよび時刻ク
ロツク、および多数のタイム・アウト信号を含
む。

実時間クロツクは、その時の時刻と実時間キユ
ーの最初におけるプロセスの始動時間との間の差
に等しい値と共に、CSS３乃至CSS５のCPU４
乃至CPU２６からの指令によりロードされる。
その時の時刻が始動時間と等しい時、実時間クロ
ツク割込み信号が生成される。この信号は、
SMF２０をして実時間クロツクをロードした
CPUに割込む指令を生じさせて、オペレーテイ
ング・システムに対しキユーの最初においてプロ
セスを開始させるよう警報を与え、かつ次のプロ
セスに対する実時間クロツクを再ロードさせる。
最大の時間巾は約8.4秒である。

監視タイマーは、「長すぎる時間」実行中のプ
ロセスによつて明らかにされるあるソウトウエア
の誤作動を生じないようにDPU１を保護するた
め用いられる。CPU４乃至CPU２６からの指令
は、減分する監視タイマーをある予め定めた時間
でロードする。もし監視タイマーがゼロまで減少
する前に再びロードされなければ、割込み信号が
生じて、あるプロセスが無限ループ内でスタツク
するおそれがある旨をオペレーテイング・システ
ムに警告するためCPU４乃至CPU２６に対する
指令をSMF２０に生じさせる。最大時間巾は
略々8.95分である。

時刻クロツクは、バツテリでバツクアツプされ
た実時間カレンダからロードされ、μ秒毎に１回
増進される。実時間カレンダは、12の２進化10進
数でその年、その月、その日、時間、分および秒
を記憶する。

SMF２０は、システム・バス２の作動におけ
るマスターまたはスレーブとして作動し得る。
SMF２０は、これが始動して指令をシステム・
バス２と結合された他のサブシステムに対し指令
を送出する時、マスターとして作動する。マスタ
ーとしては、SMFはシステム・バス２上に汎用
指令を開始して、特殊な指令をCPU４乃至CPU
２６を開始する。

SMF２０は、CPU４乃至２６から複雑でない
指令を受取る時、またシステム・バス２と結合さ
れた他のサブシステムのどれかからの予期される
応答を受取る時、スレーブとして作動する。

SMF２０は、SMFがマスターとしてシステ
ム・バス２上にデータ送出し、かつスレーブとし
てシステム・バス２から同じデータを受取るシス
テム・バス２の循環テスト動作の間はマスターお
よびスレーブの両方として作動する。第２図にお
いては、循環テスト中、32ビツトのデータが
RAM２０−４４から出力データ・レジスタ２０
−１４に対してロードされる。SMF２０は、こ
の時、非メモリー・システム・バス２自体に対す
る要求を発する。SMF２０はこの要求を認識し
てシステム・バス２と接続し、出力データ・レジ
スタ２０−１４の内容を駆動回路２０−６６、シ
ステム・データ・バス２−４および受信機２０−
６８を介して入力データ・レジスタ２０−１６に
対し転送する。コンパレータ２０−２０は、２つ
のレジスタ２０−１４および２０−１６の内容が
適正な操作に対して等しいことを検査する。

SMF２０は、バス制御信号BSYEL０がローの
時標準的な指令としてシステム・バス２と接続さ
れた他のサブシステムに対して指令を生じる。
SMF２０は、バス制御信号BSYEL０がハイであ
り制御信号BSMREFがローとなつてアドレス信
号がCPUチヤネル・アドレスおよび機器制御コ
ードを表わしメモリー１０乃至１２のアドレスは
表わさない時、CPU１Ａ４乃至CPUNB２６に対
する特殊な指令を生じる。

システム・バス要求および応答制御装置２０−
１８は、３つのタイムアウト回路を含む。もし
SMF２０がマスターとしてシステム・バス２に
対するアクセスを要求しかつスレーブである要求
されたサブシステムからの応答がなく3μ秒経過
するならば、システム・バス２のサイクルは終了
させられる。

もし他のサブシステムの１つがマスターとして
システム・バス２に対するアクセスを要求しかつ
5μ秒内にスレーブからの応答がなければ、シス
テム・バス２のサイクルは終了させられる。

もしSMF２０の読出しサイクルが開始され予
期されたシステム・バス２の応答サイクル（第２
の半バス・サイクル）が１ミリ秒内に受取られな
ければ、システム・バス２の作動は終了させられ
る。

SMF２０がスレーブとしてシステム・バス２
要求に応答する時、SMF２０はこの要求を肯定
するためバス信号BSACKRを生じるかあるいは
この要求を拒絶する信号BSNAKRを生じる。

表示コンソール３４は、DTIインターフエース
２９を介して通信制御装置２０−８と結合され
る。通信制御装置２０−８は、インターフエース
CAI３１およびコンソール・アダプタ３０を介し
てシステム・バス２と結合される。この構成のた
め、SMF２０がコンソールとDPU１システムと
の間の通信を制御することを許容する。

SMF２０は、通信制御装置２０−６と結合さ
れたインターフエースRMO３７を介して遠隔保
守を制御する。通信制御装置２０−６はまた、
ADI３３インターフエースを介して補助装置３２
を生御する。通信制御装置２０−６および２０−
８は、マイクロプロセツサ２０−２、駆動回路２
０−２４およびアドレス・バス２０−６０からの
アドレス信号Ａ１４およびＡ１５によつて制御さ
れる。信号Ａ１４は、チヤネルＡまたはチヤネル
Ｂを選択する。信号Ａ１５は、データまたは制御
情報をデータ・バス２０−５８回線上に置かせ
る、データまたは制御情報は、マイクロプロセツ
サ２０−２と、通信制御装置２０−６，２０−８
と、データ・バス２０−５８間に転送される。

オペレータが書込み可能なEEPROM２０−４
６は、遠隔の保守インターフエースを介する不当
なアクセスを阻止するパスワードを含む情報を格
納し、ブート・ソフトウエアを格納する装置およ
びブート・ソフトウエアが実行のため書込まれる
主記憶装置の１０乃至１２の記憶場所および
DPU１システムにより行なわれる異なるQLTテ
スト機能を表示する制御ビツトを識別して、どの
周辺装置がCSS３乃至５およびこのソフトウエア
が書込まれる主記憶装置の１０乃至１２の記憶場
所を格納するかを識別する。

モード・レジスタ２０−３０はデータ・バス２
０−５２と結合されて下記の機能を実行する。即
ち、 １ システム・バス２の優先順位ビツトのSMF
２０の診断制御の定義 ２ 出力アドレス・カウンタ２０−３４の可減算
カウントの制御 ３ コンパレータ２０−２０にデータ・システ
ム・バス２−４の比較を行なわせること ４ CSS３乃至５の指令に対するSMF２０の応
答の制御 ５ QLTおよびパワーアツプの初期化中の特殊
なシステム・バス２の動作の制御 モード・レジスタ２０−３０は、トランシーバ
２０−２０およびデータ・バス２０−５２を介し
てマイクロプロセツサ２０−２により書込まれ読
出される。

モード・レジスタ２０−３０は、その論理式が
下記である信号ENBLIXにより使用可能状態に
なる。即ち、 8・9・10・A11・A0・A1・A2・3・
A4・・MREQ モード・レジスタ２０−３０のクロツク信号
CKMDB０〜２は下記の論理式により生成され
る。即ち、 ・12・WR・13・（14・15） （CKMDB０に対しては、14・15；CKMDB
１に対しては、A15・14、およびCKMDB２に
対しては、A14・15） 電源システム２２のインターフエースPCI２１
の信号はSMF２０により受取られる。これら信
号は多くの条件を示す。

パワーオン／故障信号SYSPWNは、SMF２０
に対してAC入力電圧および出力論理電圧が仕様
内に納まることを表示する。SMF２０は、次に
DPU１システムの初期化動作を始動する。もし
AC電力が取除かれるならば、パワーオン／故障
信号SYSPWNはローになる。しかし、出力論理
電圧は３ミリ秒の間仕様内に止まり、データ脱落
を避けるため秩序ある状態でDPU１システムに
遮断時間を与える。

電源の状態信号PWRYL０は、全ての電源仕様
通りに作動しつつあることを表示する。ローにな
る電源の状態信号は不作動状態の電源を示す。

電源システム２２は、主記憶装置１０乃至１２
内のデータを常に有効に保持するバツテリ・バツ
クアツプ電源を含むことができる。メモリー有効
信号BBUATVは、もしローならば、バツテリ・
バツクアツプ電源にも拘らず、メモリー電圧が低
下して主記憶装置１０乃至１２内の情報が妥当な
ものでなくなりメモリーの再ロードが開始され
る。

電源システム２２の制御パネルにおけるスイツ
チからのキーロツク信号は、DPU１システムの
機能性に対するオペレータのアクセスを制御する
ためパネル・ロツク状態信号を開始する。

PCI２１インターフエースからSMF２０によ
り受取られるこれら信号は、マルチプレクサ２０
−２８に対して加えられる。マイクロプロセツサ
２０−２は、データ・バス２０−５２およびトラ
ンシーバー３０−２２を介してこれら信号を受取
つて適当な動作を行なう。

SMF２０は、システム・バス２上にパワーオ
ン信号BSPWONを送出して、システム・バス２
と結合された全てのサブシステムに対して電力が
仕様内に納まることを表示する。オフとなる信号
BSPWONは、全てのサブシステムに「整理」の
ための３ミリ秒を与える。

また、パワーオン期間中ハイになるパワーオ
ン／故障信号SYSPWNは、駆動回路２０−６３
を介してシステム・バス２上にマスター・クリア
信号BSMCLRを強制して全ての適正な論理機能
をリセツトする。

SMF２０は、PCI２１インターフエース上で
電源システム２２に対して多くの信号を送出す
る。高い電圧の出力巾制御信号HIMARGと低い
電圧の出力巾制御信号LOMARGが、テスト操作
にマイクロプロセツサ２０−２によつて生成さ
れ、全ての電源サブシステムにおける出力巾を±
２％変化させる。

システム・バス信号BSQLTIは、システム・
バス２と結合された他の全てのサブシステムが適
正に取付けられ、パワーアツプされ、全てのテス
ト・プログラム（QLTの）を成功裡に完了した
ことを示す。QLTロジツク１９は、バス信号
BSQLTIと、SMF２０がそのQLTを適正に行な
つたことを示すデータ・バス２０−５２からのデ
ータ信号とを受取り、DPU１システムの調べが
完全に完了したことを示す電源システム２２とイ
ンターフエース２１に対して送られる信号
BSQLTAを生じる。信号BSQLTAは、どの装置
もそのQLTを実行中である時は常に真となり、
さもなければQLTが失敗となる。BSQLTAは、
QLTテストが成功した時は常に偽となる。

SMF２０は、温度検出装置２０−４０を含み、
DPU１システムの筺体温度を監視して、もし筺
体温度が最高温度38℃より高ければ、高温度信号
TMPYL０を生じる。もし筺体温度が異常に高く
なると、熱センサ（図示せず）が開いて電源を遮
断する。このため、パワーオン／故障信号
SYSPWNをしてシステム・バス２信号
BSPWONを生じさせ、システム・バス２上の全
てのサブシステムに対してその各々のパワーダウ
ン・シーケンスに入るよう表示する。

高温信号TMPYL０はMUX２０−２８に対し
て加えられて、マイクロプロセツサ２０−２に対
してアクセス可能にする。

通信制御装置２０−６および２０−８からの信
号もまたMUX２０−２８に対して加えられ、マ
イクロプロセツサ２０−２に送信データ回線をサ
ンプルさせ、また受信装置がデータの受取りの用
意ができる時を検出させる。

MUX２０−２８は、下記の論理式により生成
される信号ENBMUXにより使用可能状態にされ
る。即ち、 ENBMUX＝8・A9・10 ・11・・・ 但し、 ＝A0・A1・A2・3・4 信号MREQがマイクロプロセツサ２０−２に
より生成されて、アドレス・バス２０−５４が
RAM２０−４４のアドレスを含まないことを示
す。信号MIがマイクロプロセツサ２０−２によ
つて生成され、これが命令コード取出し操作では
ないことを示す。

アドレス・バス２０−５４の信号Ａ１４および
Ａ１５は、４つのMUX２０−２８の各出力信号
を選択する。

SMF２０出力レジスタ、出力データ・レジス
タ２０−１４、出力制御レジスタ２０−１０およ
び出力アドレス・カウンタ２０−３４は、それぞ
れ反転駆動回路２０−６６，２０−６２および２
０−７２を介してシステム・バス２（２−４，２
−２，２−６）と結合される。

データはデータ・バス２０−５２からこれら出
力レジスタに対して一時に１バイトずつ与えられ
る。これらの出力レジスタは、RAM２０−４４
の記憶場所としてマイクロプロセツサ２０−２に
よつてアドレス指定される。出力データ・レジス
タ２０−１４もまた、システム・タイマー２０−
３２またはブートおよびQLTROM２０−３９か
ら広くロードすることができる。また、出力アド
レス・レジスタ２０−４１は、主記憶装置１０乃
至１２に対するデータのブロツク転送のため、マ
イクロプロセツサ２０−２によつて連続するアド
レスでロードされる。

出力レジスタをロードする信号が、適当なアド
レス回線を復号してこれらをマイクロプロセツサ
２０−２からの制御信号と組合せることにより生
成される。バリテイの生成および検査を示すロジ
ツクは、これが本発明と関連を持たないため本明
細書には含まれないが、当業者にとつては、パリ
テイがバイト転送毎に検査されることは明らかに
理解される。

パリテイを含まない出力データ・レジスタ２０
−１４は、「ゼロ」入力がデータ・バス２０−５
２と結合されかつ「１」入力がブートおよび
QLTROM２０−３９の出力側と結合された典型
的には８つの74LS298マルチプレクサ・レジスタ
からなつている。レジスタ２０−１４は、下記の
論理式により示されるように、アドレス・デコー
ダ２０−４におけるロジツクによりロードされ
る。即ち、 使用可能信号ENBLOX ＝・MREQ・A0・A1・2・3 ・4・8・9・10・11 本文における全ての論理式はアドレス・デコー
ダ２０−４を表わすことに注意されたい。アドレ
ス・デコーダに対する入力信号は、アドレス信号
Ａ０乃至Ａ１５であり、マイクロプロセツサ２０
−２の信号MI，MREQ，IORQ，WRおよびRD
である。アドレス・デコーダ２０−４は、SMF
２０の論理素子を制御する論理制御信号を生成す
る。

マルチプレクサ・レジスタ２０−１４は、クロ
ツク信号CKDTB０，CKDTB１，CKDTB２お
よびCKDTB３により各マルチプレクサ・レジス
タが４ビツトを格納するため、一時に２（一時に
１バイト）ずつロードされる。

CKDTB0＝ENBLOX A12 13 14 15 CKDTB1＝ENBLOX A12 13 14 A15 CKDTB2＝ENBLOX A12 13 A14 15 CKDTB3＝ENBLOX A12 13 A14 A15 信号BPTDOTは、ROM２０−３９の出力ま
たはシステム・タイマー２０−３２の出力を選択
する。BPTDOTに対する論理式は下記の如くで
ある。即ち、 （A8・A9・A10・A11・A12・A13 ・IORQ・＋TODRWST） マイクロプロセツサ２０−２の信号は下記のも
のを示す。はMREQと共に、これが命令コー
ド取り出し操作でないことを示す。MREQは、
アドレス・バスがメモリーの読みだしまたは書き
込み操作に対する妥当アドレスを保持しないこと
を示す。

は、マイクロプロセツサ２０−２がデータ
をメモリーまたはＩ／Ｏ装置からのデータ読みだ
しを要求することを示す。は、マイクロプロ
セツサ２０−２データ・バスがアドレスされた記
憶場所またはＩ／Ｏ位置に記憶するための有効な
データを保持することを示す。

IORQ・はこれが入出力装置アドレスでも
なくマイクロプロセツサ２０−２の命令コード取
り出しサイクルでもないことを示す。信号
TODRWTはシステム・タイマ２０−３２時刻が
出力データ・レジスタ２０−１４を介してシステ
ム・バス２に転送することを示す。

出力データ・レジスタ２０−１４の一斉入力に
対して、時刻転送を示すシステム・タイマー２０
−３２からの信号MYDTCKまたはマイクロプロ
セツサ２０−２が発生した信号BP2MDTがクロ
ツク信号CKDTB０乃至CKDTB３を並列に発生
する。

信号BP2MDTに対する論理式は下記の如くで
ある。即ち、 （A8・A9・A10・A11・A12 ・A12・A13・IORQ・） 出力制御レジスター２０−１０は典型的には総
て８ビツトのデータ・バス２０−５２に接続され
た２つの74LS273レジスタと74LS174レジスタ及
び74LS374レジスタから成る。制御信号は夫々信
号CKCMB０乃至CKCMB３によつてレジスタ内
にクロツクされる。論理式は下記の如くである。
即ち、 CKCMB0＝ENBLOX 12・13・14・15 CKCMB1＝ENBLOX 12・13・14・A15 CKCMB2＝ENBLOX 12・13・A14・15 CKCMB3＝ENBLOX 12・13・A14・A15 信号TDSHBDは時刻クロツク転送中、信号
CKCMB０によつてクロツクされる74LS374レジ
スタの出力を不可能化する。システム・リセツト
信号CLRFLPは残りの３つのレジスタをリセツ
トする。

74LS374レジスタは第５Ａ図乃至第５Ｅ図に示
す８つの命令信号を記憶する。それらは、信号
BSYELO，BSBYTE，BSDBPL，BSDBWD，
BSSHBC，BSLOCK，BSWRIT及びBSMREF
である。非時刻転送の間、これらの信号は直接駆
動装置２０−６２に与えられる。

出力アドレス・カウンタ２０−３４は、Texas
Instruments ALS／AS論理回路データ・ブツク
1983（改良型低電力シヨツトキー／改良型シヨツ
トキー）に説明された74AS869カウンタを４つ含
む。このカウンタは４つの動作モード、クリア、
減算、ロード及び加算を持つ。ロード・カウンタ
動作は４つのカウンタへ与えられる信号
MYADUPと夫々のカウンタに与えられる信号
CKADB０乃至CKADB３によつて開始される。
論理式は下記の如くである。即ち、 CKADB0＝ENBLOX 12・A13・14・15 CKADB1＝ENBLOX 12・A13・14 ・
A15 CKADB2＝ENBLOX 12・A13・A14・15 CKADB3＝ENBLOX 12・A13・A14・A15 信号MYADUPは動作のロードまたは加算モー
ドを示すためにマイクロプロセツサ２０−２によ
つてモード・レジスタ２０−３０内に記憶され
る。ブート及びQLT動作の間、カウンタは始め
に一時に１バイトづつロードされ、次にアドレ
ス・レジスタ２０−４１がデータを出力データ・
レジスタ２０−１４に転送するためにROM２０
−３９から読み出すと共に逐次的に増加される。

クロツク信号MYADCKはカウンタを刻時する
ために各カウンタ２０−３４のクロツク入力端子
に与えられる。信号MYADCKは遅延された確認
信号BSACKRによつて発生される。

入力データ・レジスタ２０−１６は４つの
74S374から成る。入力アドレス・レジスタ２０
−３６は４つの74LS374から成り、入力制御レジ
スタ２０−１２は２つの74LS374レジスタ、１つ
の74LS374レジスタ及び74AS823レジスタから成
る。74AS823レジスタはバス２上に出される
SMF２０命令を制御する８つのバス信号
BSYELO，BSBYTE，BSDBPL，BSDBWD，
BSSHBC，BSLOCK，BSWRIT及びBSMREF
を受け取る。

上記の総ての入力レジスタ２０−１６，２０−
３６及び２０−１２は、３つの条件の下で発生さ
れるクロツク信号MBIPCKの制御下でロードさ
れる。

１ システム・バス要求及び応答制御２０−１８
がスレーブとして動作し、システム・バス２か
ら確認命令信号BSACKRまたは第２の半バ
ス・サイクル命令信号BSSHBCを受け取る。

２ 応答制御２０−１８がラツプアラウンド・テ
スト中の３マイクロ秒タイム・アウトを検出す
る。

３ SMF２０がテスト・モード中にそれ自身を
確認する。

入力データ・レジスタ２０−１６からの32の出
力データ信号はラツプアラウンド・テスト・モー
ド中にコンパレータ２０−２０に与えられる。こ
のデータ信号はまたマイクロプロセツサ２０−２
の制御下で一時に１バイトづつデータ・バス２０
−５２へ転送されるようにMUX２０−１７へ与
えられる。MUX２０−１７の出力は信号
ENBL2Xによつて可能化される。論理式は下記
の如くである。即ち、 A0・A1・2・3・4・8・9 ・A10・11・・MREQ MUX２０−１７の選択は信号REGSL０，
REGSL１，REGSL２によつて為される。論理式
は下記の如くである。即ち、 REGSL0＝（ENBL2X（A12・A13・14 ＋A12・13・15＋A12・A14・15） ＋2・A15）RD REGSL1＝（ENBL2X（A12・13・A14 ＋A12・A13）＋2・A14）RD REGSL2＝（ENBL2X（12＋A12・A13） ＋2・A13）RD この４つのレジスタは入力アドレス・レジスタ
２０−３６を形成し、それらの出力を夫々信号
RDD０２４，RDD０２５，RDD０２６及び
RDD０２７の制御下でデータ・バス２０−５２
へ与える。この４つのレジスタは入力制御レジス
タ２０−１２を形成し、それらの出力を夫々出力
をRDD０２０，RDD０２１，RDD０２２及び
RDD０２３の制御下でデータ・バス２０−５２
へ与えられる。信号MBIPCKはアドレス信号を
レジスタ２０−３６へクロツクする。

Ｘが０から７まで変化する場合のRDD０２Ｘ
の論理式は下記の如くである。即ち、 ENBL2X・RD・A12・A13・A14・A15 但し２進数 A13・A14・A15＝Ｘ マイクロプロセツサ２０−２はデータ・バス２
０−５２上で受け取られたアドレス・バイト、デ
ータ・バイト及び命令バイトを、ソフトウエア制
御下での後の動作のためにRAM２０−４４内の
定められた記憶場所に記憶する。

以下の制御信号はSMF２０によつてシステ
ム・バスに送り出されかつ受け取られる命令の一
部として用いられる。

BSYELO（黄色） この信号は第２の半バス・サイクル中真なら、
関連する転送された情報が訂正されたことを示
す。そこで、これはソフト障害を示し、それがハ
ード障害になる前に保守を行うべきかもしれない
ことを示す。この信号はエラーが発見され訂正さ
れたことを示すために読み出し応答において主記
憶装置１０乃至１２によつて用いられる。

この信号は記憶読みだし要求中真なら読みだし
要求を認可する。読みだし要求中のBSYELO真
に対する応答は、含まれるアドレスと記憶に従
う。

CSS３乃至５に対するSMF２０命令中、真で
あるBSYELOは、BSMREF偽を与えるSMF２
０命令がアドレス線がチヤンネル・アドレスと機
能コードを含むことを示すことを識別する。

BSBYTE（バイト） この信号は真の時現在の転送が語単位の転送で
なくバイト単位の転送であることを示す。

BSDBWT（倍長語） この信号とBSBPL信号は読みだし要求中に用
いられ、どの位の量の語のデータが、どんな形式
で主記憶装置１０乃至１２から予期されるかを示
す。（記憶装置から要求側への）読みだし応答サ
イクル中においては、BSDBWDは１つまたは２
つの語のデータがシステム・バス２の上にあるか
どうかを示す。

書き込み要求においては、この信号はBSAD２
３，BSBYTE及びBSDBPLと組み合わせて用い
られ、32ビツトおオペランドにおいてバイトのど
んな組み合わせが記憶装置に書き込まれるかを識
別する。

BSDBPL（倍長プル） この信号はBSDBWと結合して用いられる。読
みだし応答サイクル中に、BSDBPLは応答が最
後でないか、または最後のデータ要素が要求され
たかを示す。

BSSHBC（第２半バス・サイクル） この信号は読みだし要求に対する応答として
か、またはBSLOCKと結合してロツクをセツト
またはリセツトする情報として第２の半バス・サ
イクルを識別する。

BSLOCK（ロツク） この信号は真の時、このサイクルが、通常主記
憶装置１０乃至１２であるスレーブにおけるロツ
ク・フリツプ・フロツプの状態によつて条件付け
られ、このサイクルがシステムの動作を同期させ
るためにBSSHBCと結合してロツク・フリツ
プ・フロツプをテスト及びセツト、またはリセツ
トすることを示す。

BSWRIT（バス書き込み） この信号は真の時この転送がマスターからスレ
ーブへのものであることを示す。転送に関してこ
の信号が偽の時は、マスターがスレーブからの情
報を要求していることを示す。その情報は利用可
能になると、分離転送として与えられる。

BSMREF（記憶参照） この信号は真の時アドレス線が記憶装置アドレ
スを含むことを示す。偽の時はアドレス線がチヤ
ンネル番号と機能コードを含むことを示す。

BSREDL（赤左） この信号は真の時関連する転送された情報がエ
ラーであることを示す。この信号は記憶装置で読
みだし応答において用いられ、（２つの語が並列
に返された場合）返された最も左の語に訂正不能
のエラーを示す。

BSREDR（赤右） この信号は真の時関連する転送された情報がエ
ラーであることを示す。この信号は記憶装置で読
みだし応答において用いられ、（２つの語が並列
に返された場合）返された最も右の語に訂正不能
のエラーを示す。

BSLKNC（ロツク、記憶サイクル無し） この信号はロツクされた記憶装置読みだし要求
中（BSLOCKが真の時）にのみ意味がある。真
の時これは記憶装置を要求された実際の読みだし
動作を実行の要求に関する他の動作を許可したの
と同時に不可能化する。要求に対する応答、
BSACKRまたはBSNAKRは、BSLKNCが真で
も偽でも同じで、主記憶装置１０乃至１２内のロ
ツク・フリツプ・フロツプのセツト、クリア及び
テストが実行される。記憶モジユールのサイクル
動作は不可能化され、第２の半バス・サイクルは
生ぜず、記憶装置は動作状態にならない。

BSRINT（割り込み継続） この信号は通常CSS３乃至５が再び受信割り込
み状態である時にそれらによつて発生される（あ
る場合にはSMF２０によつても発生されうる）。
以前の１つ以上の割り込み要求が否定確認応答さ
れた後、割り込みは周辺装置制御装置１４乃至１
６に「スタツク」される。BSRINTの真への遷
移の検出と同時にこれらの制御装置は再び割り込
みをCSS３乃至５へ送ろうとする（これはさらな
る否定確認応答を生ずるかもしれない）。

この信号は受信制御装置１４乃至１６によつて
非同期的に取り扱われるがBSRINTの送り手は
マイクロプロセツサ・システム内の２つ以上の駆
動源が一時にシステム・バス２上でアクテイブに
ならないように、システム・バス２に同期してい
なければならない。

BSRINTは最小限100マイクロ秒有効でなけれ
ばならず、BSRINTの「あい昧な」後縁部の遷
移から変則的システム動作を有し得る。

BSPWON（バス電源オン） この非同期信号は通常総ての電源装置が安定し
ており、匡体の内部温度が動作限界内である時真
である。この信号はシステムが電源制御障害、過
負荷、「赤（危険）範囲」過熱などの時偽になる。

BSPWON信号は通常電源システム２２によつ
て与えられる情報を介してSMF２０によつて発
生されるが、ある場合には上流のホストからのシ
ステム回復をシミユレートするために特定の通信
制御装置２０−６及び２０−８によつて駆動され
る。電源オン遷移中、BSPWONの上昇する縁部
はシステム電源が上昇して安定し、システム初期
化がされることを示す。初期化に続いて、安定し
た電源オン状態は安定した１組のシステム動作状
態を示す。障害または電源オフ状態を検出すると
直ちに、BSPWONはオフに遷移し、総ての周辺
装置制御装置１４乃至１６はバス上の総てのやり
取りを中止し、主記憶装置１０乃至１２（記憶装
置は再開のために不揮発性でなければならない）
にシステム状態と回復用データを記憶するために
CSS３乃至５を可能化するように自己初期化をせ
ねばならない。BSPWONの偽への遷移は直流安
定の実際の喪失より最小限3.0ミリ秒先立つてい
なければならず、記憶装置制御装置はシステム状
態情報を保存するために、障害が検出されてから
2.5乃至3.0ミリ秒後に保護モード（バス・サイク
ルを受付ない）に入らなければならない。

BSACKR（肯定確認応答） この信号を真にすることによつて、この転送が
受け付けられたことをスレーブがマスターに信号
する。

BSNAKR（否定確認応答） この信号を真にすることによつて、この転送が
拒否されたことをスレーブがマスターに信号す
る。

BSWAIT（待機） この信号を真にすることによつて、この転送が
一時的に拒否されたことをスレーブがマスターに
信号する。

BSDCNN（データ・サイクル中） この信号は真の時、特定のマスターがシステ
ム・バス２転送をしていること、ある特定のスレ
ーブによつて用いられるようにシステム・バス２
上に情報を置いたことを示す。偽の時、システ
ム・バス２はアイドル状態かバス・サイクルの中
間である。

BSMCLR（バス・マスター・クリア） この非同期信号は通常偽であり、システム動作
を完全に中止し、SMF２０によつて「ハルト
（Halt）」「再開（Restart）」または「再始動
（Reboot）」動作を実行する、システム状態が検
出された時真になる。マスター・クリアの元は通
常電源オン・シーケンス及び制御盤のクリア押し
ボタン（両方ともSMF２０起源）から得られる
が、接続されたホストからの下流ロードを実行可
能な特定の通信制御装置から起動することもでき
る。BSMCLRが真の時、システム・バス２上の
総ての装置が初期化される。更に、そうすること
が可能な装置はそのQLTを実行する。SMF２０
がBSQLTA信号を受け取つた時、QLTの成功裏
の完了が示される。

BSRESQ（応答認可） この信号は、要求しているバス・マスターに対
してスレーブが機能の実行を認識し適当に応答さ
れていることを示すために、BSACKRと結合し
て駆動される。３つの形式の要求がこの認可され
た応答で選択できる。即ち、 １ ２語の第２半バス・サイクルに結果しうる読
みだし要求（BSDBWDが真で示される）。

２ データ信号BSDT１６乃至BSDT３１を書き
込もうとする書き込み要求BSDBWDが真で示
される）。

３ サイクル動作無しに記憶装置をロツクまたは
アンロツクしようとする読みだし要求
（BSLKNCが真で示される） システム・バス要求及び応答制御論理装置２０
−１８はSMF２０に対してシステム・バス２の
制御を得、スレーブ装置に対してSMF２０命令
を送りまたはシステム・バス２を介する命令への
応答をするためのマスター制御論理装置を含む。

SMF２０はシステムバス２上で最高の優先位
置を占有するので、SMF２０がシステムバス２
へのアクセスを要求するならば、現在のバスサイ
クルが完了すると直ちに、システムバス２には次
のサイクルが与えられる。論理２０−１８は信号
MYDCNNを発生する。該信号はドライバー２
０−６６，２０−６２，２０−７２に印加され、
データ、アドレス及び制御情報をシステムバス２
に載せる。また、論理２０−１８はバス信号
BSDCNNをシステムバス２を介して送出し、全
てのサブシステムに対し、システムバス２が「使
用中」であることを知らせる。

いま、論理２０−１８はシステムバス２からの
多数の応答のうちのいずれか一つを待つている。
可能な応答は次のとうりである。

１ ノー（No.）の応答が受信される。

２ 待て（Wait）の応答が受信される
（BSWAIT） ３ 受け取り確認なしの応答が受信される
（BSNAKR） ４ ロツク・ノー・サイクル（Lock No
Cycle；LKNC）の受け取りが確認される
（BSLKNC）（BSACKR） ５ 書き込み（１ワードの書き込み又は
BSRESQ受信済み）の受け取りが確認される
（BSACKR） ６ 書き込み（BSRESQ受信未了及びダブルワ
ード）の受け取りが確認される（BSACKR） ７ 読み出しサイクルが確認される
（BSACKR）。

論理２０−１８は、このシステムバス２のサイ
クルを終了し、BSWAIT又はBSNAKRの応答
が受信された場合、又は、ダブルワード書き込み
の要求に対してBSACKRの応答が受信された場
合には、システムバス２へのアクセスを再要求す
る。

論理２０−１８はスレーブ制御論理を備える。
このスレーブ制御論理は、SMF２０によつて主
記憶装置１０−１２，CSS３〜５又は周辺装置制
御装置１４〜１６へ送られる読み出し指令に応答
して第２の半分のバスサイクルが予想されるとき
に作動されるものである。また、このスレーブ制
御論理は、バスサイクルがSMF２０のチヤンネ
ル番号を16進数で表わしたもの０Ｆを含むときに
も作動される。エラー状態が存在せず、受け取り
確認の応答BSACKRがSMF２０によつてマスタ
ーへシステムバス２を介して送出されるならば、
前記第２の半分のバスサイクルはSMF２０によ
つて受容される。

該第２の半分のバスサイクルが受容されると、
バス制御信号BSDBWDによつて表わされる転送
中のデータワード数に応じて、出力アドレスカウ
ンタ２０−３４の増分又は減分がモードレジスタ
からの信号によつて制御される。

チヤンネル番号が16進数０Ｆであり、パリテイ
エラが存在せず、これが第２の半分のバスサイク
ルでなく（BSSHBCが誤り）、バスアドレス信号
がフアンクシヨンコードとチヤンネル番号とを含
み（BSMREFが誤り）、該フアンクシヨンコード
がSMF２０に対して適法であるという場合には、
SMF２０は請求されていない指令を受け入れる。
SMF２０はシステムバス２０を介して、受け取
り確認信号BSACKR及び受け取り確認未了信号
BSNAKAに応答し、パリテイ不良や不過法なフ
アンクシヨンコードが存在するならば、指令を無
視する。

インターフエースADI３３は通信制御装置２０
−６のＢチヤンネルを補助装置３２と結合させ
る。データ速度が最大1200ボーの標準形EIARS
−232C型インターフエースが存在する。インタ
ーフエース信号は典型的には、データ送信データ
受信、データ設定完了及び送出要求である。

インターフエースCAI３１は通信制御装置２０
−８のＡチヤンネルをコンソールアダプタ３０と
結合させる。該インターフエースは、例えばRS
４２２非同期インターフエース上のRS２３２Ｃ
非同期インターフエースである。RS２３２Ｃイ
ンターフエースの信号はデータ送信、データ受
信、送出のためのクリア及びデータ設定完了であ
る。RS４２２インターフエースの信号はデータ
送信、データ受信及びデータストリーム制御であ
る。

インターフエースRMO３７は通信制御装置２
０−６のＡチヤンネルを遠隔コンソール４２と結
合させる。

RMO３７は、第１図に関する検討において記
述されているような典型的なモデム３６とのイン
ターフエースを行う。

インターフエースDTI２９は通信制御装置２０
−８のＢチヤンネルの結合を行い、インターフエ
ースCAI３１と調和させる。

通信制御装置２０−６及び２０−８は、前述の
Zilog Gold Bookに記載されたZilog Z80SIO／
０シリアル入力／出力コントローラである。

通信制御装置２０−６及び２０−８は、共通の
割込みラインを介してマイクロプロセツサ２０−
２に割込む。マイクロプロセツサ２０−２は、信
号Ａ１４及びＡ１５に加えて及びIORQ信号
を送出することによつてこの割込みに応答する。
割込み制御装置２０−６又は２０−８は、データ
バス２０−５８を介してその状態を送ることによ
つて応答する。次に、マイクロプロセツサ２０−
２は、その状態に基づくソフトウエア・ルーチン
に分岐し、その機能を処理する。通信制御装置２
０−６及び２０−８の状態信号に応答することに
よつてソフトウエアにより実行される典型的な機
能は、バツフア空の転送、状態変更の拡張、利用
可能キヤラクタ及び特別の受取状態の受取りであ
る。

第３図は、CPU４乃至CPU２６からSMF２０
へのシステムバス２を介して送られる情報のフオ
ーマツトを示す。第４図は、SMF２０からCPU
４乃至CPU２６へのシステムバス２を介して送
られる情報のフオーマツトを示す。データバス２
−４、アドレスバス２−６に現われる情報と、制
御バス２−２に現われる幾つかの制御信号とが示
されている。

第３図を参照すると、SMF２０は、CSS３３
乃至５のCPUの１つから多数の命令のうちの１
つを受け、またSMF２０によつて出力された命
令に応答してCPUの１つから多数の応答の１つ
を受ける。これらの命令及び応答において、信号
BSMREFの低状態は、アドレス信号ラインがチ
ヤンネル番号及びフアンクシヨン・コードを含む
ことを示す。DPU1システムの各ユニツトは、そ
の特別のチヤンネル番号を認識し且つそれに応答
する。SMF２０は、チヤンネル番号１６進０Ｆ
を割当てられる。CPU４乃至CPU２６の各々は
その特別なチヤンネル番号を割当てられる。

ユニツトが一度そのチヤンネル番号を認識する
と、そのユニツトは応答を送出し、命令応答を肯
定又は否定する。ユニツトがBSACKR信号を送
出すると、それが命令又は応答を受取りそれに従
うということを示し、即ちユニツトがフアンクシ
ヨン・コードによつて指定された動作を実行す
る。

SMF２０は、ロード監視タイマー命令
（LOAD WDT）を受ける。アドレスバス２−６
の信号BSA０８−１７は、SMF２０のアドレス
であるチヤンネル番号16進OFを含む。フアンク
シヨン・コード16進11、アドレスバス２−６の信
号BSAD１８−２３は、データバス２−４の信号
BSDT１６−３１によつて指定された監視タイマ
ー・インターバルのセツトを要求する。データバ
ス２−４の信号BSDT００−０９は、ロード監視
タイマー命令を出したCPUのチヤンネル番号を
確認する。信号BSWRITは、システム・タイマ
ー２０−３２のロード監視タイマー命令が書込み
動作であることを示す。即ち、監視タイマー値
は、システム・タイマー２０−３２にロードされ
る。

任意のフイールド内のＫは、定数を示し、宛先
ユニツトに対して意味をもたない。

読出監視タイマー命令（READ WDT）は、
フアンクシヨン・コード16進10アドレスバス２−
６の信号BSAD１８−２３によつて確認される。
READ WDT命令は、データバス２−４の信号
BSDT００−０９によつて確認されたCPUによ
つて送られた。この場合に、SMF２０は、その
チヤンネル番号16進OF、アドレスバス２−６の
信号BSAD０８−１７に応答し、監視タイマーの
現在の内容を要求する。信号BSWRITは読出し
動作を示す。

第２の半バスサイクル監視タイマー応答
（SHBC WDT）は、SMF２０によるチヤンネル
番号、アドレスバス２−６の信号BSAD０８−１
７によつて確認されたCPUにSMF２０によつて
前もつて受取られたREAD WDTに応答して
SMF２０によつて送られる。データバス２−４
の信号BSDT１６−３１は、SMF２０によつて
送られる現在の監視タイマー値を確認する。信号
BSSHBCは、第２の半バスサイクル動作を示す。
信号BSWRITは、システムタイマー２０−３２
への書込み動作を示す。READ WDT命令のソ
ースCPUチヤンネル番号データバス２−４の信
号BSDT００−０９は、SHBC WDT命令のアド
レスバス２−６の信号BSAD０８−１７用の宛先
チヤンネル番号である、ということに留意された
い。

ロード実時間クロツク命令（LOAD RTC）フ
アンクシヨン・コード16進13、読出実時間クロツ
ク命令（READ RTC、フアンクシヨン・コード
１２及び第２の半バスサイクル実時間クロツク応
答（SHBC RCT）は、監視タイマー命令及び応
答と同様の方法で作用する。

フアンクシヨンコード16進１５は、SMFQLT
命令を確認し、SMF２０が、データバス２−４
の信号BSDT００−０９によつて示された如き命
令を出すCPUに対して、QLT動作を開始すべき
であるということを示す。

フアンクシヨンコード16進３Ｅは、Read
Upper Half Time Day Command（READ MS
TOD）を確認し、要求CPUデータバス２−４の
信号BSDT００−０９がシステムタイマー２０−
３２の時刻クロツクの最上位デジツトの内容を要
求する。

SMF２０によるREAD MS TOD命令への
SHBC TOD MS応答は、要求CPUへのデータ
バス２−４の信号BSDT００−３１によつて示さ
れたような時刻クロツクの最上位デジツトを送
る。

読出最下位時刻命令（READ LSTOD）フア
ンクシヨン・コード16進３Ｃは、ソースチヤネル
番号CPUへ送られる時刻クロツクの最下位デジ
ツトを要求する。

SHBC TOD LSは、時刻クロツクデータバス
２−４の信号BSDT００−３１の最下位デジツト
を要求CPUに送ることによつて応答する。

フアンクシヨン・コード16進１７は、ロード最
上位時刻クロツク命令（LOAD MS TOD）を確
認し、この命令は、SMF２０がシステムタイマ
ー２０−３２内の記憶用に、データバス２−４の
信号BSDT００−３１を介して年、月、日及び時
間のデジツトを受け取つていることを示す。フア
ンクシヨン・コード16進１９は、ロード最下位時
刻命令（LOAD LS TOD）を確認し、システム
タイマー２０−３２内の時刻を更新するために、
SMF２０にデータ信号BSDT１６−３１を介し
て分及び秒のデジツトを受け取らせる。

読出状態命令フアンクシヨン・コード１４は、
データバス２−４の信号BSDT００−３１による
SHBC状態応答を介して要求CPUに戻される状
態レジスタの32ビツトの内容を要求する。フアン
クシヨン・コード１６は、SHBC状態応答中に、
データ信号BSDT００−１５を介して戻される状
態レジスタの32ビツトの最初の16ビツトの状態を
要求する。この状態レジスタは、RAM２０−４
４の４つのロケーシヨンに32ビツトを含む。

信号BSDT００−１５は、電力、温度、及びど
のCPUが動作しているかの状態を与える。信号
BSDT１６−３１は、Quality Logic Test
（QLT）中に発見された故障を示す。

SMF２０にアドレスされる読出確認命令
（READ ID）を要求するフアンクシヨン・コー
ド16進２６は、CPUの１つがSFM２０の確認コ
ードを要求しているということを示す。SMF２
０は、SHBC ID応答中に、データバス２−４の
信号BSDT００−１５を介して、SMF２０確認
コード16進××××を戻す。受取られた確認コー
ドにより要求CPUは、システムバス２に接続さ
れた特別のSMF２０の形態の記録を有する。

第４図は、SMF２０がCPU４乃至CPU２６に
送る命令を示す。SMF２０によつて出される特
別の命令は最優先順位を有する。信号BSYELO
のハイ状態及び信号BSMREFのロー状態は、
SMF２０によつて発生され、システムバス２に
与えられ、これが、SMF２０が発生した特別の
命令であるということを示す。SMF２０はまた、
標準読出し／書込み主メモリ１０乃至１２及び制
御装置１４乃至１６命令を発生する。

機能コード16進２７によつて確認されたCPU
QLTコマンドはアドレスバス２−６のBSAD０
８−１７信号によつて確認されたチヤンネル番号
を有するCPUへ送られる。データバス２−４の
BSDT００−０９信号はチヤンネル番号16進０Ｆ
を送ることによりコマンド源としてSMF２０を
確認する。

CPU停止コマンドは表示コンソール３４上の
停止キーの押下またはリモート保守モードにおい
て各CPU活性化のためのリモートコンソール４
２によつて始動する。

アドレスバス２−６の信号BSAD０８−１７は
全活性化CPUのチヤンネル番号を確認する。こ
れらの活性化CPUはCPU停止コマンド、機能コ
ード16進２３を受信した時に命令の実行を停止す
る。機能コード16進２９によつて表示される
CPUコマンドステツプは一つのステツプモード
におけるチヤネル番号アドレスバス２−６の
BSAD８−１７信号のチヤンネル番号によつて確
認されたアドレスされたCPUに置かれる。

アドレスされたCPUは実行キーの押下又は
SMF２０が遠隔保守モードであれば遠隔コンソ
ール４２のための命令を実行する。機能コード16
進２０によつて確認されたCPU実行コマンドは
チヤンネル番号アドレスバス２−６の信号BSAD
０８−１７によつて確認された全活性化CPUに
停止命令をスキツプすることにより実行モードを
実行させる。オペレータは機能コード16進２Ｂに
よつて確認されたWRC PRGコマンドを発生さ
せることによりデータをCPUレジスタに入力で
きる。データバス２−４のBSDT００−３１信号
はチヤンネル番号アドレスバス２−６のBSAD０
８−１７信号によつて確認されたCPUにおける
アドレスバス２−６のBSAD００−０７信号によ
つて指示された選択されたレジスタ内に書込まれ
る。機能コード16進２５によつて確認されたチエ
ンジコマンドはデータバス２−４の信号BSDT２
４−３１によつて16進桁を送ることによりオペレ
ータに選択されたCPUレジスタ内の２つの16進
桁を変化させることを許す。

RDC PRG命令は、オペレータが生成し、これ
は、機能コード16進２０によつて次のことを示
す。即ち、そのアドレスされたCPUアドレスバ
ス２−６の信号BSAD０８−１７が、アドレスさ
れたCPUレジスタ・アドレスバス２−６信号
BSAD００−０７の内容を、データバス２−４の
信号BADT００−０９により示されたチヤンネ
ル番号16進０Ｆを有するSMF２０へ送る。

そのアドレスされたCPUは、信号BSSHBCに
より識別された第２半バスサイクルの間、そのア
ドレスされたレジスタの内容を、データバス２−
４信号BADT００−３１を介して、SHBC
READ RG応答によりチヤンネル番号BSAD０８
−１７により識別されたSMF２０へ送り戻す。
また、アドレスバス２−６信号BSAD２２は、も
しセツトされれば、その指示されたCPUが停止
モードにあることを示し、そしてセツトされたア
ドレスバス２−６信号BSAD２１は、その指示さ
れたCPUがオペレータにより停止させられてい
たことを示す。注意すべきことは、これはCPU
生成の第２半バスサイクルであり、従つて信号
BSYELOの状態は重要ではない。

実時間クロツク割込（RTC INT）命令、即ち
機能コード16進２Ｆは、システムタイマ２０−３
２内の実時間クロツクをロードしたCPUチヤン
ネル番号アドレスバス２−６信号BSAD０８−１
７に対し、そのタイマがカウントダウンして零を
通り過ぎたことを示す。この指示されたCPUは、
適当なアクシヨンを取ることになる。尚、SMF
２０のソース・チヤンネル番号は、データバス２
−４信号BSDT００−１５により示された16進０
３Ｃ０として図示されている。しかし、信号
BSDT００−０９は16進０Ｆを示している。

監視タイマ割込（WDT INT）命令の機能コ
ード16進３１は、システムタイマ２０−３２内の
監視タイマをロードしたCPUチヤンネル番号ア
ドレスバス２−６信号BSAD０７−１７に対し、
そのタイマがカウントダウンして零を通り越した
ことを示し、そしてその指示されたCPUは適当
なアクシヨンを取ることになる。

情況変更命令機能コード16進３３は、全ての活
性のCPUに対し、１つ以上の条件が存在するこ
と、例えばデータバス２−４信号BSDT００，
BSDT０１、及びBSDT０２で夫々示される電源
故障（PF）、温度イエロー・エラー（TY）、また
は電源イエロー・エラー（PY）が存在すること、
を示す。また、信号BSDT１２ないしBSDT１５
は、それら活性のCPUを識別する。

電源システム２２が、電源制御インターフエー
ス２１を経そして信号SYSPWNを介して電源が
故障していることを示したとき、その状況変更命
令は、そのRFビツトを全ての活性CPUに送る。
全活性CPUは、整然とした遮断を３ミリ秒内で
成し遂げる。

電源２２が、PCI２１インターフエースを経て
信号PWRYLOを介して電源システム２２の状況
に電源イエローへの変更があつたことを示すと
き、それら活性CPUは、それを知らされて、そ
れにより、オペレーテイング・システムに対し、
無視または遮断する、もしくは保守要員に警報を
発するというような適当なアクシヨンを行うよう
通知する。

SMF２０温度検出装置２０−４０は、最大の
周囲温度に達するとき、温度イエローを指示す
る。全活性CPUは通知されて、オペレーテイン
グ・システムを付勢して、プログラムされたどん
なアクシヨンでも取るよう、即ち無視または遮断
する、もしくは保守要員に警報を発するようにさ
せる。

NO−OPオフライン命令、即ち機能コード16
進２１は、指示CPUのチヤンネル番号アドレス
バス２−６信号BSAD０８−１７をオフラインに
し、これを、SMF２０がその指示CPUのシンド
ローム・レジスタをクリアするまで続ける。その
32ビツト・シンドローム・レジスタ（図示せず）
は、主記憶装置１０−１２、周辺装置制御装置１
４−１６，CSS３−５、及びシステムバスに関係
したDPU１システムに状況情報を記憶する。

SMF−CP割込命令、即ち機能コード３Ｆは、
QLT動作の間、その指示CPUのチヤンネル番号
アドレスバス２−６信号BSAD０８−１７を中断
して、アドレス信号BSAD００−０７により指定
された機能を実行する。これらの機能は、その指
示CPU内の内容アドレス指定可能メモリの種々
の部分をフラツシユする。

第５図は、マイクロプロセツサ２０−２が実行
するSMF２０の全ソフトウエア動作のブロツク
図である。タスク管理２０−１００は、多数のソ
フトウエア・ルーチンをシーケンスで実行する。
このタスク管理２０−１００は、10ミリ秒毎の実
行のため、次のタスクをスケジユールするシステ
ムタイマ２０−３２は、10ミリ秒毎に割込信号を
発生する。マイクロプロセツサ２０−２は、その
割込に応答し、そしてそのシステムタイマ２０−
２に、データバス２０−５２を介してマイクロプ
ロセツサ２０−２に送る制御情報について質問す
る。マイクロプロセツサ２０−２は、その特定の
割込ハンドリング・ルーチンを指すポインタを含
んだアドレスを発生する。このルーチンの実行の
後、マイクロプロセツサ２０−２は、それが来た
元の点へ戻る。

ソフトウエア・ルーチンは、SMF２０の状況
を、表示コンソール３４、遠隔コンソール４２の
CRT表示装置の最も下のラインに対応したライ
ン２５に表示し、そしてまた補助装置３２により
印刷される。この表示された情報は、次のものを
含んでいる。

SMF２０の状況、状態及びモード情報、 DPUIシステム制御パネル情報、 保守モード情報、及び SMF２０の命令及びメツセージ。

そのSMF２０状況情報は、ライン２５に表示
された情報をどのCPUが生起しているかの指示
と、表示されたその情報が命令エラーを指示して
いるかどうかの状態と、コンソール・モード、パ
ネル・モードまたは保守モードと、及びCPU選
択のレジスタ表示とを含んでいる。

上記の制御パネル情報は、選択されたCPUレ
ジスタの内容を含み、全活性CPUがインストラ
クシヨンを実行していることを示し、DPU１シ
ステムがメモリ読出またはメモリ書込の状態にあ
るかどうかを示し、また選択されたCSS３−５が
STEP／STARTモードにあるかどうかを示す。

パネル保守及びコンソールＫモード情報は、
QLT動作の間のエラーの指示と、SMF２０によ
り質問されたときのCSS３−５による回復不可能
なエラーの指示と、及びソフト・ウエア・エラー
またはハードウエア・エラーの停止状態の指示
と、を含んでいる。また、CSS３−５レジスタの
内容は、オペレータ制御の下で表示できる。
SMF２０の諸命令は、オペレータには利用可能
であり、これによつて遠隔コンソール４２を付勢
し消勢し、パネル保守及びコンソールＫモードを
付勢し、任意のCPUを付勢し消勢し、チヤンネ
ル番号及びパスワードの如きパラメータを変更ま
たは修正できる。ライン２５はまた、選択自由な
ものとして、キーボードの制御キーを押し下げか
つＫキーをたたくことによりそのコンソールＫモ
ードにおいて表示できる。

オペレータはまた、遠隔接続及びモード遷移の
状態を含む特定のメツセージを表示することがで
きる。

ソフトウエア・ルーチン２０−２０２は、遠隔
コンソール４２により活性化される。在席操作
中、遠隔オペレータは、システム・オペレータを
呼び出し、音声コンタクトを得る。システム・オ
ペレータ及び遠隔オペレータがそれらの各モデム
３６及びモデム３８をデータ・モードに置くと
き、フアームウエア・タスク２０−２０２が引き
継ぐ。システム・オペレータは、付勢遠隔命令を
表示コンソール３４を介してエンターする。これ
は、データ端末準備及び要求を開始してSMF２
０による信号を送らせ、そのデータ転送を始めさ
せる。一旦、遠隔コンソール４２が送つたパスワ
ードがPROM２０−４６に記憶されたパスワー
ドと比較されそしてそれと等しいと、遠隔コンソ
ール４２は接続される。所定の制御キーを押し下
げることにより、遠隔コンソール４２を活性に
し、そして表示コンソール３４を不活性にする。

非管理モードにおいては、SMF２０はデー
タ・モデム３６からのリング信号をセンスし、信
号を送るためのデータ・ターミナル準備及び要求
を発生し、パスワードを受信及びチエツクし、そ
してリモート・コンソール４２を前述の如くアク
テイブ・モードにする。

ソフトウエア・ブロツク２０−２０４はSMF
２０の自己試験QLTタスクを実行し、そのタス
クの各々はマスク・マネージヤ２０−１００によ
つて開始される。

これらにはデイスプレイ・コンソール３４又は
リモート・コンソール４２への表示情報が含ま
れ、その情報には例えばエラー状態発見、温度警
報、電源警報、パワー・アツプ・エラー又はシス
テムバス２の故障などがある。

ソフトウエア・ブロツク２０−２０６はCPU
の１つにあるQLTソフトウエアからの請求され
ていないQLT割込みを処理する。典型的な要求
にはデイスプレイ・コンソール３４のCRT上へ
のQLT情報を表示することがある。また、他の
要求にはキヤツシユ・ユニツトの初期化がある。

ソフトウエア・ブロツク２０−２０８はオペレ
ータから受けたすべてのコマンドに応答し、オペ
レータはリモート・コンソール４２を作動又は不
作動にするモードを変更することができ、どの
CPUレジスタが表示されるべきかを選択する。

ブロツク２０−２１０は、QLTタスクがCPU
のQLT試験を継続するCPU機能を必要とすると
き、ブロツク２０−２０４によつて呼び出され
る。そのときにブロツク２０−２１０は作動す
る。そのCPU機能がロードされた後、ブロツク
２０−２０４は付勢され、CPU QLTがSMF２
０の制御の下で動作する。

タスク・マネージヤ２０−１００は、いつでも
ブロツク２０−２１０を介するソフトウエア・ブ
ロツク２０−２００によつて通常の処理に割込ん
でデータ・ワードを処理する。

マイクロプロセツサ２０−２はINT入力端子
に加えられる割込み信号によつて割込まれる。マ
イクロプロセツサ２０−２はMI及びIORQ信号
を発生し、その信号は割込みデバイス、例えば、
コミユニケーシヨン・コントローラ２０−６，２
０−８、又はシステム・タイマー２０−３２のう
ちの１つによつて受信される。割込みデバイス
は、ステータス情報をデータ・バス２０−５８に
送出することによつてMI及びIORQ信号に応答
する。ステータス情報の代表的なものとして、ト
ランスミツト・バツフアが空であること、受信キ
ヤラクタが利用可能であることなどがある。マイ
クロプロセツサ２０−２はアドレス信号をアドレ
ス・バス２０−５４に送出して、送信されるべき
次のキヤラクタのRAM２０−４４におけるロケ
ーシヨンをアドレス指定し、あるいは受信したキ
ヤラクタを記憶するロケーシヨンをアドレス指定
することができる。別のあるステータス情報がマ
イクロプロセツサには利用可能であり、その情報
には、巡回冗長検査（CRC）エラー・ステータ
ス情報、キヤラクタ当りのビツト数、非同期モー
ド及び同期モード情報などがある。

タスク・マネージヤ２０−１００は、SMF２
０からデイスプレイ・コンソール３４、リモー
ト・コンソール４２又は補助デバイス３２のいず
れかに転送されるデータのバツフアのためのソフ
トウエア・ブロツク２０−１０１を含んでいる。
ソフトウエア・ブロツク２０−１０２は、コミユ
ニケーシヨン・コントローラ２０−８のＢチヤン
ネルとRAM２０−４４との間のデイスプレイ・
コンソール３４のデータ転送を処理する。ソフト
ウエア・ブロツク２０−１０３は、コミユニケー
シヨン・コントローラ２０−８のＡチヤンネルと
RAM２０−４４との間のコンソール・アダブタ
３０のデータ転送を処理する。ソフトウエア・ブ
ロツク２０−１０４は、コミユニケーシヨン・コ
ントローラ２０−６のＡチヤンネルとRAM２０
−４４との間のリモート・コンソール４２のデー
タ転送を処理する。ソフトウエア・ブロツク２０
−１０５は、RAM２０−４４からコミユニケー
シヨン・コントローラ２０−６のＢチヤンネルへ
の補助デバイス３２のデータ転送を処理する。ソ
フトウエア・ブロツク２０−１０６は、監視タイ
マー又はリアル・タイム・クロツク・カウントが
零になつたとき、システム・バス２へのコマンド
の送出を開始する。マイクロプロセツサ２０−２
は、システム・タイマー２０−３２からの割込み
に応答して、タイム・アウトの種類を示すステー
タス・ワードを要求する。マイクロプロセツサ２
０−２は、出力レジスタ２０−１０，２０−１４
及び２０−３４に第４図のRTC INTまたは
WDT INTコマンド情報をロードし、システ
ム・バス要求及び応答ロジツク２０−１８を介し
てシステム・バス２のサイクルを要求する。
CPUがビジーの場合には、応答は待たされ、タ
スク・マネージヤ２０−１００は呼出しがあつた
とき待たされているコマンドがあるかチエツクす
る。

以上、本発明を好適実施例に従つて説明した
が、本発明の範囲内において他の変更が可能であ
ることは当業者には明らかである。

【図面の簡単な説明】

第１図はシステム管理機能との接続のある細部
を含む全データ処理システムを示すブロツク図、
第２図はシステム・バスと接続されるシステム管
理装置を示すブロツク図、第３図は中央処理装置
からシステム管理機能に対するシステム・バス上
の指令および応答を示す表、第４図はシステム管
理機能から中央処理装置に対するシステム・バス
上の指令および応答を示す表、および第５図はシ
ステム管理機能における集中化された資源の制御
を示すソフトウエアのブロツク図である。

Claims (1)

1. 【特許請求の範囲】 １ 全てがシステム・バス２に共通に接続された
   種々の中央サブシステム３，５を含む複数のサブ
   システムから成るデータ処理システムのためのシ
   ステム管理装置であつて、 前記データ処理システムが、 前記システム・バスに前記システム管理装置を
   位置的に最高の優先順位で直接接続するバス・イ
   ンターフエース装置２−１０と、 前記サブシステム各々の電源供給、温度調節お
   よびテストのために前記システム管理装置に含ま
   れるかまたは直接接続され、前記システムの動作
   状態に関する情報信号を前記システム管理装置に
   与える複数の共有資源装置１９，２２，２０−４
   ０と、からなり、 前記システム管理装置が、 前記共有資源装置の夫々と前記バス・インター
   フエース装置とに接続され、前記共有資源装置か
   らの情報信号または前記中央サブシステムからの
   指令に応答して、前記共有資源装置の状態を前記
   サブシステムの何れかと通信するため前記システ
   ム・バス上に信号を発生し、かつ前記情報信号が
   動作条件が整つたことを示す時前記サブシステム
   を初期化するように動作する処理装置２０−２を
   含むことを特徴とするシステム管理装置。 ２ 特許請求の範囲第１項記載の装置において、
   前記処理装置内の指令発生装置が前記システム管
   理装置２０を前記システムバス２へ最高の優先順
   位レベルを表す位置で直接接続し、前記共有資源
   装置１９，２２，２０−４０が前記指令発生装置
   の動作状態に関する情報を供給する前記指令発生
   装置に接続され、前記指令発生装置が前記共有資
   源装置からの信号に応答して前記システムバスを
   介して前記サブシステムへ転送するための複数の
   指令を発生することを特徴とするシステム管理装
   置。 ３ 特許請求の範囲第２項記載の装置において、
   前記バス・インターフエース装置が、 前記情報を記憶するための出力レジスタ装置
   と、 前記システム・バスのアクセスを要求するため
   のバス要求装置と、 前記システム・バスが使用中でない時、前記シ
   ステム・バスへのアクセスを受け取るためのバス
   獲得装置と、 前記出力レジスタ装置と、前記バス獲得装置
   と、前記システム・バスとに接続されており、前
   記システム・バスを介して転送するため前記情報
   を受け取るシステム・バス駆動装置と、から成る
   ことを特徴とする装置。 ４ 特許請求の範囲第３項記載の装置において、
   前記出力レジスタ装置が、 複数のアドレス信号を記憶するための出力アド
   レスレジスタ装置と、 前記情報が前記システム管理装置からの命令を
   表すことを示す第１の信号と、前記アドレス信号
   が前記情報を受け取る前記サブシステムと該サブ
   システムによつて実行される操作とを識別するこ
   とを示す第２の信号とを含む、複数の制御信号を
   記憶するための信号制御レジスタ装置と、から成
   ることを特徴とする装置。 ５ 特許請求の範囲第４項記載の装置において、
   前記出力レジスタ装置が更に、 機能コードの第１の組を表す前記アドレス信号
   に対する前記情報の情報源として前記システム管
   理装置を識別するチヤンネル番号を表す、複数の
   データ信号を記憶するための出力データレジスタ
   装置を含み、 前記データ信号が第２の機能コードを表す前記
   アドレス信号に対する複数の状態信号を表すこと
   を特徴とする装置。 ６ 特許請求の範囲第１項記載の装置において、
   前記複数の共有資源装置が、 タイミング情報を記憶し、該タイミング情報に
   対する要求に応答し、前記タイミング情報が予め
   定められた値に減少した時割り込み信号を発生す
   るためのタイミング装置から成ることを特徴とす
   る装置。 ７ 特許請求の範囲第６項記載の装置において、
   前記複数の共有資源装置が更に、 温度信号と複数の電源信号とに応答して、前記
   複数の電源信号が電源障害状態を示すとき電源障
   害信号を発生し、前記複数の電源信号が電源警報
   状態を示すとき電源警報信号を発生し、前記温度
   信号が温度警報状態を示すとき温度警報信号を発
   生する、温度及び電源制御装置を含むことを特徴
   とする装置。 ８ 特許請求の範囲第７項記載の装置において、
   前記共有資源装置が更に、 品質論理テスト（QLT）を実行して前記シス
   テムと前記サブシステムの各々を初期化するブー
   ト及び品質論理テスト装置を設け、 前記システム管理装置はQLTの成功を表すバ
   ス信号を受け取り、前記成功したQLTバス信号
   とシステム管理装置のQLTテストの成功を表す
   SMF QLT信号とを組み合わせ、電源システム
   へ転送するためのQLT信号を発生する装置を有
   し、 前記電源システムが前記QLT信号が不成功の
   システムQLTを表す時表示を与えることを特徴
   とする装置。 ９ 特許請求の範囲第５項又は第８項記載の装置
   において、前記処理装置が、 局部バスと、 前記局部バスによつて前記タイミング装置と接
   続されたマイクロ・プロセツサ装置と、から成
   り、 前記マイクロ・プロセツサ装置は前記割り込み
   信号に応答して、前記タイミング情報の記憶を開
   始した前記サブシステムに転送するために前記バ
   ス・インターフエース装置に、前記割り込み信号
   の信号源を識別する機能コードと前記サブシステ
   ムを識別するチヤンネル番号と前記第１の信号と
   前記第２の信号とを含む命令信号を送ることを特
   徴とする装置。