KR870011540A - 멀티 프로세서 시스템의 시스템 관리장치 - Google Patents

멀티 프로세서 시스템의 시스템 관리장치 Download PDF

Info

Publication number
KR870011540A
KR870011540A KR870005482A KR870005482A KR870011540A KR 870011540 A KR870011540 A KR 870011540A KR 870005482 A KR870005482 A KR 870005482A KR 870005482 A KR870005482 A KR 870005482A KR 870011540 A KR870011540 A KR 870011540A
Authority
KR
South Korea
Prior art keywords
bus
signal
signals
qlt
power
Prior art date
Application number
KR870005482A
Other languages
English (en)
Other versions
KR920005282B1 (ko
Inventor
제지. 바로우 죠오지
더블유. 캐롤 엘머
더블유. 키일리 제임스
에이. 마틀랜드 월라스
엠. 모건티 빅터
피터스 아더
씨. 젤리 리챠드
Original Assignee
루이스 피. 엘빈저
허니웰 뷸 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피. 엘빈저, 허니웰 뷸 인코오포레이티드 filed Critical 루이스 피. 엘빈저
Publication of KR870011540A publication Critical patent/KR870011540A/ko
Application granted granted Critical
Publication of KR920005282B1 publication Critical patent/KR920005282B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/328—Computer systems status display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/321—Display for diagnostics, e.g. diagnostic result display, self-test user interface

Abstract

내용 없음

Description

멀티 프로세서 시스템의 시스템 관리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 시스템 관리 기구에 대한 일부 접속 구성을 포함하는 전체 데이타 처리 유니트이 블럭도.
제 2 도는 시스템 버스에 대한 결합 구성을 도시한 시스템 관리 기구의 블럭도.
제 3 도는 중앙처리 유니트에서 시스템 버스를 거쳐 시스템 관리 기구로 보내지는 명령들 및 그에 대한 응답들을 나타낸 도표.

Claims (9)

  1. 시스템 버스에 공통으로 결합된 다수의 서브 시스템을 구비하는 데이타 처리 시스템에 있어서,
    상기 시스템은 시스템 관리 장치를 추가로 포함하는데, 상기 시스템 관리 장치는
    시스템 관리 장치를 상기 시스템 버스에 직접 결합하는 버스 인터페이스 수단과,
    상기 시스템의 연산 스테이터스에 속하는 정보를 공급하는 다수의 집중자원 수단과,
    상기 각 집중 자원 수단과 상기 버스 인터페이스 수단에 결합하고 상기 집중 자원 수단의 스테이터스를 상기 서브 시스템들중 어느 하나에 통신하도록 상기 버스상에 신호를 발생시키는 상기 집중 자원 수단에서의 신호에 응답하여 동작하는 처리수단을 구비하는 것을 특징으로 하는 데이타 처리 시스템.
  2. 제 1 항에 있어서,
    상기 시스템 버스에 대한 억세스는 우선 순위 위치상에 설정되고, 상기 버스 인터페이스 수단은 상기 시스템 버스상의 최상의 우선 순위 위치에 결합되는 데이타 처리 시스템.
  3. 제 2 항에 있어서,
    상기 버스 인터페이스 수단은
    상기 정보를 기억하기 위한 출력 레지스터 수단과,
    상기 시스템 버스에 억세스를 요구하기 위한 버스 요구 수단과,
    상기 시스템 버스가 비지 상태가 아닐 때 상기 시스템 버스에 억세스를 수신시키기 위한 버스 승인 수단과,
    상기 출력 레지스터 수단, 상기 시스템 버스를 통해 전송하는 상기 정보를 수신하기 위한 상기 버스 승인 수단 및 상기 시스템 버스에 결합되는 시스템 버스 드라이버 수단을 구비하는 시스템 관리장치.
  4. 제 3 항에 있어서,
    상기 출력 레지스터 수단은
    복수의 어드레스 신호를 기억하기 위한 출력 에드레스 레지스터 수단과,
    상기 정보가 상기 시스템 관리 장치로부터의 명령을 나타낸 것임을 지시하는 제 1 신호를 포함하는 복수의 제어신호를 기억하기 위한 출력 제어 레지스터 수단과,
    상기 어드레스 신호들이 상기 정보를 수신하는 상기 서브 시스템과 상기 수신 서브 시스템에 의해 수행될 동작을 확인한 것임을 가리키는 제 2 신호를 포함하는 시스템 관리장치.
  5. 제 4 항에 있어서,
    상기 출력 레지스터 수단은 복수의 데이타 신호를 기억하기 위한 출력 데이타 레지스터 수단을 추가로 포함하는데,
    상기 복수의 데이타 신호가 상기 제 1 기능 코드 세트를 나타내는 상기 어드레스 신호에 대한 정보의 소오스로서 상기 시스템 관리장치를 확인하는 채널 번호를 나타내고,
    상기 데이타 신호들은 또한 제 2 기능 코드를 나타내는 어드레스 신호에 대한 복수의 스테이터스 신호를 나타내는 시스템 관리장치.
  6. 제 1 항에 있어서,
    상기 다수의 집중 자원은
    타이밍 정보를 기억하고, 상기 타이밍 정보에 대한 요구에 응답하며, 상기 타이밍 정보가 소정의 값으로 감소될때 인터럽트 신호를 발생하는 타이밍 수단을 구비하는 시스템 관리장치.
  7. 제 6 항에 있어서,
    상기 다수의 집중 자원은
    상기 복수의 전력 신호가 전력 고장 상태를 가리키는 경우 전력 고장신호를 발생하기 위한 복수의 전력 신호 및 온도 신호에 응답하며, 상기 복수의 전력 신호가 전력 경보 상태를 가리키는 경우 전력 경보신호를 발생하고, 상기 온도 신호가 전력 경보상태를 가리키는 경우 온도 경보 신호를 발생하는 온도 및 전력 제어수단을 추가로 구비하는 시스템 관리장치.
  8. 제 7 항에 있어서,
    상기 집중 자원은 상기 시스템을 초기화 하기 위한 부우트 및 품질 로직 테스트 수단을 추가로 구비하는데, 상기 각 서브시스템들은 품질 로직 테스트(QLT)를 실행하며, 상기 시스템 관리장치는 QLT 완수를 지시하는 버스 신호를 수신하고, 상기 시스템 관리장치는 상기 QLT 완수 버스 신호를 시스템 관리장치의 QLT 테스트의 완수를 지시하는 SMF QLT 신호와 결합시키고 상기 전력시스템에 전달하여 QLT 신호를 발생시키는 수단을 가지며, 상기 전력 시스템은 상기 QLT 신호가 시스템 QLT의 비완수를 지시하는 경우 지시신호를 공급하는 시스템 관리장치.
  9. 제 5 항 또는 제 8 항에 있어서,
    상기 처리 수단은 시스템 버스와,
    상기 시스템 버스에 의해 상기 타이밍 수단에 결합되는 마이크로 프로세서 수단을 포함하는데, 상기 마이크로 프로세서 수단은 상기 타이밍 정보의 기억중임을 상기 서브 시스템에 전달하도록 명령신호를 상기 버스 인터페이스 수단에 전송하기 위한 상기 인터럽트 신호에 응답하며, 상기 명령신호들은 상기 인터럽트 신호의 소오스를 식별하는 기능코드, 상기 서브 시스템을 식별하는 채널번호, 상기 제 1 및 제 2 신호를 포함하는 시스템 관리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870005482A 1986-05-30 1987-05-30 멀티 프로세서 시스템의 시스템 관리장치 KR920005282B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US869,164 1978-01-13
US86916486A 1986-05-30 1986-05-30
US869164 1986-05-30

Publications (2)

Publication Number Publication Date
KR870011540A true KR870011540A (ko) 1987-12-24
KR920005282B1 KR920005282B1 (ko) 1992-06-29

Family

ID=25353046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870005482A KR920005282B1 (ko) 1986-05-30 1987-05-30 멀티 프로세서 시스템의 시스템 관리장치

Country Status (23)

Country Link
EP (1) EP0247605B1 (ko)
JP (1) JPS6324440A (ko)
KR (1) KR920005282B1 (ko)
CN (1) CN1019154B (ko)
AR (1) AR244898A1 (ko)
AT (1) ATE81413T1 (ko)
AU (1) AU595320B2 (ko)
BR (1) BR8702759A (ko)
CA (1) CA1284385C (ko)
DE (1) DE3782087T2 (ko)
DK (1) DK276987A (ko)
ES (1) ES2035828T3 (ko)
FI (1) FI91108C (ko)
GR (1) GR3006605T3 (ko)
IL (1) IL82679A0 (ko)
IN (1) IN166206B (ko)
MX (1) MX171361B (ko)
NO (1) NO175120C (ko)
NZ (1) NZ220423A (ko)
PT (1) PT84986B (ko)
RU (1) RU1792540C (ko)
YU (1) YU99087A (ko)
ZA (1) ZA873870B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200218A (ja) * 1988-02-03 1989-08-11 Nec Corp 光描画装置
JP2550776B2 (ja) * 1990-11-27 1996-11-06 日本電気株式会社 集合型装置共有制御装置
CA2071804A1 (en) * 1991-06-24 1992-12-25 Ronald G. Ward Computer system manager
FI101835B (fi) * 1992-11-20 1998-08-31 Nokia Telecommunications Oy Modulaarisen tietojärjestelmän liikennöintijärjestelmä
GB2313931B (en) 1996-06-06 2000-09-06 Adrian Richard White Methods and apparatus for diagnosing and correcting faults in computers
FR2798755B1 (fr) 1999-09-16 2001-11-02 Bull Sa Systeme d'administration pour machines multimodulaires multiprocesseurs
GB2371380B (en) 2001-01-08 2003-03-12 Sun Microsystems Inc Service processor and system and method using a service processor
JP4277030B2 (ja) 2006-06-30 2009-06-10 株式会社日立製作所 通信制御システム
JP2008128440A (ja) * 2006-11-24 2008-06-05 Toyota Motor Corp デファレンシャルのピニオンシャフト固定構造
RU2477882C2 (ru) * 2011-06-23 2013-03-20 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Адаптивная вычислительная система

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789512A (fr) * 1971-09-30 1973-03-29 Siemens Ag Procede et installation pour le traitement des erreurs dans un systeme de traitement de donnees compose d'unites separees
JPS5299737A (en) * 1976-02-18 1977-08-22 Hitachi Ltd Multi computer control system
DE2842603C3 (de) * 1978-09-29 1981-06-11 Siemens AG, 1000 Berlin und 8000 München Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
US4442502A (en) * 1981-03-30 1984-04-10 Datapoint Corporation Digital information switching system
JPS57201946A (en) * 1981-06-05 1982-12-10 Fujitsu Ltd Fault monitoring control system
JPS5856062A (ja) * 1981-09-29 1983-04-02 Fujitsu Ltd 多量プロセツサ・システム操作制御装置
WO1983001851A1 (en) * 1981-11-23 1983-05-26 Burroughs Corp Peripheral unit adapted to monitor input/output interface
JPS59189465A (ja) * 1983-04-13 1984-10-27 Fujitsu Ltd マルチ・プロセツサ・システムの障害検出方式
US4870566A (en) * 1984-08-27 1989-09-26 International Business Machines Corp. Scannerless message concentrator and communications multiplexer
JPS6155750A (ja) * 1984-08-28 1986-03-20 Fujitsu Ltd 計算機システムの警報処理方式
US4695946A (en) * 1984-10-25 1987-09-22 Unisys Corporation Maintenance subsystem for computer network including power control and remote diagnostic center
US5067071A (en) * 1985-02-27 1991-11-19 Encore Computer Corporation Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus

Also Published As

Publication number Publication date
AR244898A1 (es) 1993-11-30
ATE81413T1 (de) 1992-10-15
IL82679A0 (en) 1987-11-30
CN87104534A (zh) 1988-02-24
KR920005282B1 (ko) 1992-06-29
MX171361B (es) 1993-10-21
PT84986A (en) 1987-07-01
NO872262D0 (no) 1987-05-29
NO872262L (no) 1988-02-02
RU1792540C (ru) 1993-01-30
PT84986B (pt) 1990-02-08
DE3782087D1 (de) 1992-11-12
JPH0552981B2 (ko) 1993-08-06
ZA873870B (en) 1987-11-30
FI91108B (fi) 1994-01-31
DE3782087T2 (de) 1993-02-11
YU99087A (en) 1990-06-30
BR8702759A (pt) 1988-03-01
DK276987A (da) 1987-12-01
CA1284385C (en) 1991-05-21
NO175120B (no) 1994-05-24
EP0247605A3 (en) 1989-08-16
FI91108C (fi) 1994-05-10
DK276987D0 (da) 1987-05-29
EP0247605B1 (en) 1992-10-07
ES2035828T3 (es) 1993-05-01
AU595320B2 (en) 1990-03-29
GR3006605T3 (ko) 1993-06-30
IN166206B (ko) 1990-03-31
CN1019154B (zh) 1992-11-18
NZ220423A (en) 1989-07-27
NO175120C (no) 1994-08-31
FI872397A0 (fi) 1987-05-29
JPS6324440A (ja) 1988-02-01
EP0247605A2 (en) 1987-12-02
AU7345687A (en) 1987-12-03
FI872397A (fi) 1987-12-01

Similar Documents

Publication Publication Date Title
US5428799A (en) Redirection of interrupts to microprocessors
US4737932A (en) Processor
US4149238A (en) Computer interface
KR850000718A (ko) 멀티 프로세서시스템
KR970049647A (ko) 정보 프로세싱 시스템 및 그 구현 방법
KR880000858A (ko) 멀티 프로세서의 레벨 변경 동기 장치
KR950033892A (ko) 데이타 처리 시스템
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
EP0306043B1 (en) Storage of input/output command timeout and acknowledge responses
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
KR950033878A (ko) 버스 시스템
KR910001522A (ko) 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템
KR900000776A (ko) 주변 제어기와 어댑터 인터페이스
US4371926A (en) Input/output information indication system
US5524211A (en) System for employing select, pause, and identification registers to control communication among plural processors
KR920020316A (ko) 컴퓨터 시스템에서 트랜잭션을 수행하기 위한 쿼드러쳐 버스 프로토콜
KR960029991A (ko) 버스중재방법 및 그 장치
KR910008586A (ko) 복수의 입출력 장치로부터의 인터럽트 요구에 대하여 우선권을 판정하여 인터럽트 벡터를 생성하는 인터럽트 콘트롤러를 구비한 프로그래머블 콘트롤러(programmable controller)
KR960025046A (ko) 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
KR920008602A (ko) 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
KR200167745Y1 (ko) Vme 버스를 통한 프로세서간 통신 시스템
KR940000976A (ko) 다중 프로세서 시스템의 부팅방법 및 장치
KR970002412B1 (ko) 디엠에이(dma)가 가능한 통신코프러세서 보드

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980323

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee