KR910001522A - 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템 - Google Patents

데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템 Download PDF

Info

Publication number
KR910001522A
KR910001522A KR1019900009838A KR900009838A KR910001522A KR 910001522 A KR910001522 A KR 910001522A KR 1019900009838 A KR1019900009838 A KR 1019900009838A KR 900009838 A KR900009838 A KR 900009838A KR 910001522 A KR910001522 A KR 910001522A
Authority
KR
South Korea
Prior art keywords
data
input
output device
bus
processing system
Prior art date
Application number
KR1019900009838A
Other languages
English (en)
Other versions
KR930005810B1 (en
Inventor
마고또 기무라
Original Assignee
야마모또 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모또 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모또 다꾸마
Publication of KR910001522A publication Critical patent/KR910001522A/ko
Application granted granted Critical
Publication of KR930005810B1 publication Critical patent/KR930005810B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음

Description

데이터 전송방법과 이 방법을 사용한 데이터 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명에 의한 데이터 전송 방법의 원리를 설명하는 흐름도,
제 4 도는 본발명의 양호한 일실시예에 의한 데이터 처리 시스템을 설명하는 계통도,
제 5A 및 5B도는 제 4 도에 도시된 데이터처리 시스템의 데이터 전송 동작을 설명하는 도면.

Claims (23)

  1. 프로세서 모듈(20)로부터 어댑터(30)로 데이터를 전송하고, 이 데이터를 어댑터에서 입/출력장치(1)로 전송하는 데이터전송 방법에서; ⒜ 상기 프로세서 모듈로부터 데이터를 어댑터내에 설치된 소정의 기억용량이상의 기억용량을 갖는 데이터버퍼(30a)에 전송하고,⒝ 상기 ⒜단계중에서의 에러발생여부를 판정하고; ⒞ 상기 데이터가 아무런 에러없이 어댑터내에 설치된 데이터 버퍼에 완전히 전송됐는가를 판정하고; ⒟ 상기 단계⒝에서 상기 단계⒜중 에러가 발생했는지의 판정 여부에 상관없이, 상기 단계⒞에서, 데이터가 상기 어댑터내에 설치된 데이터 버퍼에 데이터가 완전 전송된 것으로 판정되는 경우에, 어댑터내의 데이터 버퍼내의 데이터를 상기 입/출력 장치에 전송하며, 데이터가 상기 입/출력 장치에 완전히 전송되기전에, 단계⒝에서 단계⒜중 프로세서 모듈에서 에러가 발생한 것으로 판정하면, 상기 어댑터내의 데이타 버퍼내의 데이터가 상기 입/출력 장치에 전송되지 않는 것이 특징인 데이터 전송방법.
  2. 제 1항에 있어서, 상기 단계⒟에서, 상기 데이터 버퍼(30a)내의 상기 데이터를 소정의 물리블록 단위로 상기 입/출력 장치(1)에 전송하는 것이 특징인 데이터 전송방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 입/출력 장치로 전송될 데이터의 일부를 이력화일(12)내에 기억된 갱신 데이터로 갱신함으로써 이 갱신 데이터를 포함하는 상기 데이터를 상기 어댑터내에 설치된 상기 데이터 버퍼에 전송하는 단계를 더 행하는 것이 특징인 데이터 전송방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 입/출력 장치(1)가 상기 단계⒟에 의해 전송되는 데이터를 기억하는 기억부를 포함한 것이 특징인 데이터 전송방법.
  5. 제 1항 또는 제 2항에 있어서, 상기 단계⒝에서, 상기 프로세서 모듈, 상기 어댑터 및 상기 입/출력 장치중 하나에 발생하는 상기 에러를 검출하는 단계를 행하는 것이 특징인 데이터 전송방법.
  6. 데이터를 기억하는 주 메모리 수단(20); 상기 주 메모리 수단에 접속된 버스(40); 상기 버스에 접속돼 있고, 데이터를 기억하는 데이터 버퍼 수단(30a)를 구비한 데이터 처리시스템에서; 상기 버스에 접속돼 있고, 상기 주메모리 수단내의 데이터를 상기 버스를 통해서 소정의 기억용량 이상의 기억용량을 갖는 데이터 버퍼 수단에 전송하는 제1전송 수단(23), 상기 주메모리 수단내의 데이터가 상기 데이터 버퍼수단으로 전송되는 도중에 에러발생여부를 판정하는 제1판정수단(23); 상기 데이터가 아무런 에러없이 상기 데이터 버퍼수단에 완전히 전송됐는가를 판정하는, 상기 제1전송수단에 접속된 제2판정수단(23); 상기 데이터 버퍼수단에 접속된 입/출력 버스(50); 상기 입/출력 버스에 접속된 입/출력 장치(1); 및 상기 입/출력 버스에 접속돼 있고, 상기 제1판정수단이 에러가 발생했는지의 판정여부에 상관없이 상기 제2판정수단이, 상기 데이터가 주메모리수단으로부터 데이터 버퍼수단으로 완전 전송된 것으로 판정하는 경우에 상기 데이터 버퍼 수단내의 데이터를 상기 입/출력 장치로 전송하는 제2전송수단(23)으로 구성돼 있고, 상기 제2판정수단이, 상기 데이터가 입/출력 장치로 완전 전송된 것으로 판정하기 전에, 상기 제1판정수단이 에러가 발생한 것으로 판정하는 경우, 상기 데이터 버퍼 수단내의 데이터를 상기 입/출력 장치로 전송하지 않는 것이 특징인 데이터 처리 시스템.
  7. 제 6항에서, 갱신 데이터를 기억하는 이력화일 메모리(12) 및, 상기 입/출력 장치로 전송될 데이터의 일부를 상기 이력화일 메모리내에 기억된 갱신 데이터로 갱신함으로써, 상기 제1전송수단이, 상기 갱신 데이터를 포함하는 데이터를 상기 데이터 버퍼수단에 전송하도록하는 갱신수단(11)을 더 구비한 것이 특징인 데이터 처리 시스템.
  8. 제 7항에서, 상기 이력화일(12)이 비휘발성 메모리로 구성된 것이 특징인 데이터 처리 시스템.
  9. 제 6항~8항중 임의의 1항에서, 상기 제1전송수단(28)이 상기 데이타 버퍼수단(30a)내의데이터를 소정의 물리블록 단위로 상기 입/출력 장치(1)에 전송하는 것이 특징인 데이터 처리 시스템.
  10. 제 8항에서, 상기 데이터 버퍼수단(30a)의 기억용량이, 상기 소정의 물리블록단위에 상당하는 기억용량이상인 것이 특징인 데이터 처리 시스템.
  11. 제 6항 또는 제7항에서, 상기 버스(40)와 상기 입/출력 버스(50)사이에 접속된 어댑터(30)를 더 구비하고 있고, 이 어댑터가 상기 데이터 버퍼수단(30a), 상기 제1판정수단(23), 상기 제2판정수단 및 상기 제2전송수단(23)을 포함하고 있는 것이 특징인 데이터 처리 시스템.
  12. 제 6항 또는 제 7항에서, 상기 입/출력 장치가, 상기 제2전송 수단에 의해 전송되는 데이터를 기억하는 기억부를 구비한 것이 특징인 데이터 처리 시스템.
  13. 제 6항 또는 제 7항에서, 상기 주메모리 수단(20)을 포함한 프로세서 모듈(200)을 더 구비한 것이 특징인 데이터 처리 시스템.
  14. 제 7항 또는 제 8항에서, 상기 입/출력장치(1)가, 상기 제2전송 수단에 의해 전송된 데이터가 기입되는 제1기억영역, 그리고 상기 이력화일(12)의 기능을 하는 제2기억영역을 갖는 것이 특징인 데이터 처리 시스템.
  15. 데이터를 기억하는 주 메모리 수단(20); 상기 주 메모리 수단에 접속된 버스(40); 상기 버스에 접속돼 있고, 이 버스를 통해 데이터를 기억하는 복수의 데이터 버퍼(30a)를 구비한 데이터 처리시스템에서; 상기 버스에 접속돼 있고, 상기 주메모리 수단내의 데이터를 소정의 기억용량이상의 기억용량을 갖는 상기 데이터 버퍼들중 하나에 전송하는 제1전송 수단(23), 상기 주메모리 수단내의 데이터가 상기 데이터 버퍼들중 하나에 전송되는 도중에 에러발생여부를 판정하는 제1판정수단(23); 상기 데이터가 아무런 에러없이 상기 데이터 버퍼들중 하나의 완전히 전송됐는가를 판정하는, 상기 제1전송수단에 접속된 제2판정수단(23); 상기 데이터 버퍼수단에 접속된 입/출력 버스(50); 상기 입/출력 버스에 접속된 입/출력 장치(1); 및 상기 입/출력 버스에 접속돼 있고, 상기 제1판정수단이 에러가 발생했는지의 판정여부에 상관없이 상기 제2판정수단이, 상기 데이터가 주메모리수단으로부터 데이터 버퍼수단으로 완전 전송된 것으로 판정하는 경우에 상기한 데이터 버퍼내의 데이터를 상기 입/출력 장치중 하나로 전송하는 제2전송수단(23)으로 구성돼 있고, 상기 데이터가 상기 입/출력 장치중 하나에 완전 전송되기 전에, 상기 제2판정수단이 에러가 발생한 것으로 판정하는 경우, 상기한 데이터 버퍼 수단내의 데이터를 상기 입/출력 장치로 전송하지 않는 것이 특징인 데이터 처리 시스템.
  16. 제15항에서, 상기 주메모리 수단(20)과 상기(40)에 접속돼 있고, 상기 데이터 버퍼들(30a)중 어느것을 선택할 것인가를 지시하는 정보를 포함한 입/출력 지령을 발생하는 처리수단(11)을 더 구비하며, 상기 제1전송수단(23)이, 상기 입/출력 지령에 포함된 상기 정보에 따라 상기 주메모리 수단내의 데이터를 상기한 데이터 버퍼에 전송하는 것이 특징인 데이터 처리 시스템.
  17. 제16항에서, 상기 입/출력 지령이, 상기 입/출력 장치들(1)중 어느것을 선택할 것인가를 지시하는 장치정보를 포함하고 있고, 상기 제2전송수단(23)이, 상기 입/출력 지령에 포함한 상기 장치 정보에 따라 상기 한 입/출력 버퍼(30a)내의 데이터를 상기 한 입/출력 장치에 전송하는 것이 특징인 데이터 처리 시스템.
  18. 제15-17항중 임의의 1항에서, 상기 버스(40)와 상기 입/출력 버스 사이에 각각 설치돼 있고, 데이터 버퍼들(30a)중 하나를 각각 포함하는 복수의 어댑터를 더 구비한 것이 특징인 데이터 처리 시스템.
  19. 제15-17항중 임의의 1항에서, 갱신 데이터를 기억하는 이력화일메모리(12) 및;상기 한 입/출력 장치로 전송될 데이터의 일부를 상기 이력화일 메모리 내에 기억된 갱신 데이터로 갱심함으로써, 상기 제1전송수단이, 상기 갱신데이타를 포함하는 데이터를 상기 한 데이터 버퍼수단에 전송되도록 하는 갱신수단(11)을 더 구비한 것이 특징인 데이터 처리 시스템.
  20. 제19항에서, 상기 이력화일(11)이 비휘발성 메모리로 구성된 것이 특징인 데이터 처리 시스템.
  21. 제16항 또는 제17항에서, 상기 처리수단(11)과 상기 주 메모리 수단(20)을 포함한 프로세서 모듈(200)을 더 구비한 것이 특징인 데이터 처리 시스템.
  22. 제15-17항중 임의의 1항에서, 상기 전송수단(23)이, 상기 데이터버퍼(30a)내의 데이터를 소정의 물리블록 단위로 전송하는 것이 특징인 데이터 처리 시스템.
  23. 제15항 또는 제16항에서, 상기 각 입/출력 장치(1)가, 상기 제2전송수단(23)에 의해 전송된 데이터를 기억하는 기억부를 구비한 것이 특징인 데이터 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR9009838A 1989-06-30 1990-06-30 Data transmission method and data processing system therefor KR930005810B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-170741 1989-06-30
JP1170741A JP2679715B2 (ja) 1989-06-30 1989-06-30 データ転送方法

Publications (2)

Publication Number Publication Date
KR910001522A true KR910001522A (ko) 1991-01-31
KR930005810B1 KR930005810B1 (en) 1993-06-25

Family

ID=15910526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR9009838A KR930005810B1 (en) 1989-06-30 1990-06-30 Data transmission method and data processing system therefor

Country Status (7)

Country Link
US (1) US5239646A (ko)
EP (1) EP0405970B1 (ko)
JP (1) JP2679715B2 (ko)
KR (1) KR930005810B1 (ko)
AU (1) AU619990B2 (ko)
CA (1) CA2020002C (ko)
DE (1) DE69031670T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452743A (ja) * 1990-06-14 1992-02-20 Fujitsu Ltd ２重化外部記憶装置制御方式
DE69223104T2 (de) * 1991-08-27 1998-04-02 Toshiba Kawasaki Kk Gerät zur Vermeidung der Zerstörung von aus Speichereinheit gelesenen Rechnerdaten
JP2758311B2 (ja) * 1992-05-28 1998-05-28 富士通株式会社 複合システムにおけるログファイル制御方式
JP3378594B2 (ja) * 1992-09-25 2003-02-17 富士通株式会社 データベース再配置を行う処理装置
JP3451103B2 (ja) * 1992-11-27 2003-09-29 富士通株式会社 データ通信装置及び方法
US5487160A (en) * 1992-12-04 1996-01-23 At&T Global Information Solutions Company Concurrent image backup for disk storage system
US5548711A (en) * 1993-08-26 1996-08-20 Emc Corporation Method and apparatus for fault tolerant fast writes through buffer dumping
US5790427A (en) * 1995-08-28 1998-08-04 Westinghouse Air Brake Company Event history data acquisition
US5708771A (en) * 1995-11-21 1998-01-13 Emc Corporation Fault tolerant controller system and method
US5724501A (en) * 1996-03-29 1998-03-03 Emc Corporation Quick recovery of write cache in a fault tolerant I/O system
US6199152B1 (en) 1996-08-22 2001-03-06 Transmeta Corporation Translated memory protection apparatus for an advanced microprocessor
US5953411A (en) * 1996-12-18 1999-09-14 Intel Corporation Method and apparatus for maintaining audio sample correlation
US6011908A (en) * 1996-12-23 2000-01-04 Transmeta Corporation Gated store buffer for an advanced microprocessor
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7194663B2 (en) * 2003-11-18 2007-03-20 Honeywell International, Inc. Protective bus interface and method
TWI521343B (zh) 2011-08-01 2016-02-11 Toshiba Kk An information processing device, a semiconductor memory device, and a semiconductor memory device
JP5762930B2 (ja) * 2011-11-17 2015-08-12 株式会社東芝 情報処理装置および半導体記憶装置
CN103873495B (zh) * 2012-12-10 2019-01-15 联想(北京)有限公司 文件同步的方法和使用该方法的电子设备
JP2016167215A (ja) 2015-03-10 2016-09-15 株式会社東芝 メモリ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1505603A (en) * 1976-07-07 1978-03-30 Ibm Data processing systems
US4445176A (en) * 1979-12-28 1984-04-24 International Business Machines Corporation Block transfers of information in data processing networks
US4498145A (en) * 1982-06-30 1985-02-05 International Business Machines Corporation Method for assuring atomicity of multi-row update operations in a database system
EP0096199A2 (en) * 1982-06-21 1983-12-21 International Business Machines Corporation Method and apparatus for logging journal data in a computing apparatus
US4507751A (en) * 1982-06-21 1985-03-26 International Business Machines Corporation Method and apparatus for logging journal data using a log write ahead data set
JPS6162919A (ja) * 1984-09-05 1986-03-31 Hitachi Ltd バツフアメモリ制御回路
JPS62274330A (ja) * 1986-05-22 1987-11-28 Nec Corp デ−タセ−ブ・リストア方式
EP0303752B1 (en) * 1987-08-20 1993-06-02 International Business Machines Corporation Memory access control device in a mixed data format system
US4922456A (en) * 1988-04-29 1990-05-01 Scientific-Atlanta, Inc. Method of reducing wearout in a non-volatile memory with double buffer

Also Published As

Publication number Publication date
JP2679715B2 (ja) 1997-11-19
EP0405970A2 (en) 1991-01-02
JPH0335313A (ja) 1991-02-15
KR930005810B1 (en) 1993-06-25
AU5785690A (en) 1991-05-23
EP0405970B1 (en) 1997-11-05
DE69031670T2 (de) 1998-03-05
US5239646A (en) 1993-08-24
EP0405970A3 (en) 1991-11-27
DE69031670D1 (de) 1997-12-11
CA2020002C (en) 1995-02-14
AU619990B2 (en) 1992-02-06

Similar Documents

Publication Publication Date Title
KR910001522A (ko) 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템
KR880014430A (ko) 로보트 시스템의 제어방법 및 그 장치
EP0784260A1 (en) External storage control device and data transfer method between external storage control devices
KR950033892A (ko) 데이타 처리 시스템
KR870004365A (ko) 직렬 전송선을 갖춘 채널용 데이터 전송장치 및 그 전송방법
KR970002652A (ko) 캐시 메모리의 내용을 플러시하는 장치 및 방법
KR870700246A (ko) 컴퓨터 테스팅 장치 및 그 방법
KR850001572A (ko) 컴퓨터 계층 제어용 데이터 처리 시스템
US5311510A (en) Data storing system for a communication control circuit
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
US20060129714A1 (en) Method and apparatus for transferring data
KR830008235A (ko) 2개의 마이크로프로세서를 갖는 통신 멀티플렉서
US5590279A (en) Memory data copying apparatus
JP2859178B2 (ja) プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ
EP1761856A1 (en) Computer system and method for queuing interrupt messages in a device coupled to a parallel communications bus
DE68925524D1 (de) System zum Detektieren, dass Daten in einem Pufferspeicher gelöscht worden sind, insbesondere für einen Datenschalter
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
KR0150068B1 (ko) 데이터 큐 모듈 및 그 제어방법
KR100265056B1 (ko) 프로세서와직렬입/출력제어기간의인터페이스장치및그방법
KR920009124A (ko) 메시지 지향 뱅크 콘트롤러 인터페이스
KR870004378A (ko) 버스 인터페이스
JP3288345B2 (ja) バッファ制御装置、バッファ評価方法、バッファ評価装置、プログラムを記録した記録媒体、中央処理装置、情報処理装置
KR910003497A (ko) 내부 버스라인 수를 줄인 데이타 처리장치
JPS5920130B2 (ja) 過剰デ−タ転送制限方式
KR880002081A (ko) 메시지 전송 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060612

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee