KR870004378A - 버스 인터페이스 - Google Patents
버스 인터페이스 Download PDFInfo
- Publication number
- KR870004378A KR870004378A KR1019860008249A KR860008249A KR870004378A KR 870004378 A KR870004378 A KR 870004378A KR 1019860008249 A KR1019860008249 A KR 1019860008249A KR 860008249 A KR860008249 A KR 860008249A KR 870004378 A KR870004378 A KR 870004378A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- bus
- interface circuit
- processor
- interface
- Prior art date
Links
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 버스 인터페이스의 한 응용예를 도시한 개략 계통도.
제2도는 제1도의 버스 인터페이스의 개략 계통도.
제3도는 제2도의 RAM 기입 데이타 멀티플렉서의 개략 계통도.
제12도는 본 발명의 동작을 이해하는데 유용한 파형을 도시한 도면.
도면의 주요부분에 대한 부호의 설명
20 : 버스 인터페이스 21 : 버스 22 : 프로세서 26 : 버퍼 메모리 42 : 프로세서 인터페이스 43 : 데이타 멀티플렉서 49 : 기입데이타 멀티플렉스 51 : 버퍼 관리 회로 52 : 송신 상태기 53 :수신 상태기 56 : CRC 발생기 및 검사기 57 : 탭 제어 회로 97 : 송신데이타 파이프 라인 103 : 수신 파이프 라인
Claims (17)
- 버스로부터 패킷 형태로 정보를 추출하고 버스에 패킷 형태로 정보를 송신하기 위해 배당된 버스(21)과 프로세서(22) 사이를 인터페이싱시키기 위한 인터페이스 회로(20)에 있어서, 배당된 버스로 부터 제어정보를 수신하고 배당된 버스로 제어 정보를 송신하기 위한 인터페이스 제어 장치(51,57), 배당된 버스로부터 데이타를 수신하고 일시적인 데이타 저장장치(26)에 데이타를 발송하기 위해 인터페이스 제어장치로 부터의 제어 신호에 응답하는 수신 장치(53), 일시적인 데이타 저장 장치로 부터 배당된 버스에 데이타를 송신하기 위해 인터페이스 제어 장치로부터의 제어 신호에 응답하는 송신 장치(52), 및 프로세서(22)와 일시적인 데이타 저장장치(26) 사이의 데이타 흐름을 제어하기 위한 억세스 제어 장치(42,43)으로 구성된 것을 특징으로 하는 인터페이스 회로.
- 제1항에 있어서, 억세스 제어 장치(42,43)와 버스 제어 장치(51,57)이 프로세서(22)가 저장 장치의 모든 다른 가능한 억세스보다 덜 빈번한 저장장치(26)의 억세스를 갖도록 상호동작하는 것을 특징으로 하는 인터페이스 회로.
- 제1항에 있어서, 데이타 멀티플렉서(49)가 저장장치(26)에 기입하기 위한 데이타를 수신장치(53) 또는 프로세서(22)로부터 선택하는데 사용되는 것을 특징으로 하는 인터페이스 회로.
- 제1항에 있어서, 수신 장치(53)이 배당된 버스로 부터 수신된 데이타를 일시적으로 저장하기 위한 데이타 파이프라인(104)을 포함하는 것을 특징으로 하는 인터페이스 회로.
- 제4항에 있어서, 데이타 파이프라인(103)이 한번에 직렬로 데이타의 2바이트를 저장하기 위한 용량을 갖고 있는 직렬 장치인 것을 특징으로 하는 인터페이스 회로.
- 제1항에 있어서, 억세스 제어 장치(42,43)이 프로세서와 인터페이스 회로(20) 사이로 데이타 저장 장치의 억세스를 조절하는 것을 특징으로 하는 인터페이스 회로.
- 제6항에 있어서, 프로세서 또는 저장장치(26)으로 부터 수신된 데이타 상의 에러 검사를 선택적으로 실행하기 위한 주기적인 용장도 검사(CRC) 회로(56)을 포함하는 것을 특징으로 하는 인터페이스 회로.
- 제1항에 있어서, 송신 장치(52)가 저장 장치(26)으로 부터 해독되는 데이타를 버스(21)로 송신하기 전에 일시적으로 저장하기 위한 데이타 파이프라인(97)을 포함하는 것을 특징으로 하는 인터페이스 회로.
- 제8항에 있어서, 데이타 파이프 라인(97)이 한번에 직렬로 데이타의 2바이트를 저장하기 위한 용량을 갖고 있는 장치인 것을 특징으로 하는 인터페이스 회로.
- 버스와 프로세서 사이에서 패킷 형태로 데이타를 교환하기 위해 배당된 버스(21)과 프로세서(22)사이를 인터페이싱 시키기 위한 인터페이스 회로(20)에 있어서, 배당된 버스에 대한 인터페이스 회로의 억세스를 조절하기 위해 배당된 버스로 제어 데이타를 교환하기 위한 인터페이스 제어 장치(51,57), 데이타 파이프 라인(97,103)을 갖고 있고 배당된 버스(21)과 데이타 저장 장치(26) 사이에서 데이타를 교환하기 위해 인터페이스 제어 장치로부터의 제어 신호에 응답하는 상태기 장치(52,53), 및 프로세서(22)와 데이타 저장장치(26) 사이의 데이타 흐름을 제어하고 프로세서와 상태기 장치(52,53) 사이의 데이타 저장장치(26)의 억세스를 조절하기 위한 억세스 제어 장치(42,43)으로 구성되어, 상태기 장치(52,53) 내의 데이타 파이프라인이 프로세서가 데이타 저장장치를 억세스하는 동안 데이타 저장장치와 배당된 버스 사이에서 교환되는 데이타를 수용하도록 데이타 저장장치(26)의 억세스가 상태기 장치(52,53)과 프로세서(22) 사이에 교대로 되는 것을 특징으로 하는 인터페이스 회로.
- 제10항에 있어서, 상태기 장치(52,53)이 수신 장치(53)과 송신 장치(52)를 포함하고, 송신용 데이타 파이프라인(97)과 수신용 데이타 파이프라인(103)을 포함하는 것을 특징으로 하는 인터페이스 회로.
- 제11항에 있어서, 억세스 제어 장치가 프로세서(22)가 행에서 1개 이상의 억세스를 제공하지 못하도록 데이타 저장장치(26)의 억세스를 조절하는 것을 특징으로 하는 인터페이스 회로.
- 제12항에 있어서, 각각의 데이타 파이프라인(97,103)이 배당된 버스에 대한 2개의 억세스 용의 데이타를 유지시키기에 충분한 저장장치를 포함하는 것을 특징으로 하는 인터페이스 회로.
- 제13항에 있어서, 각각의 데이타 파이프 라인(97,103)이 2개의 데이타 바이트를 저장하는 것을 특징으로 하는 인터페이스 회로.
- 제12항에 있어서, 인터페이스 제어 장치가 인터페이스 회로가 배당된 버스의 억세스를 요구하거나 요구안하는 것을 나타내기 위해 배당된 버스로 부터의 폴링신호에 응답하는 것을 특징으로 하는 인터페이스 회로.
- 제10항에 있어서, 상태기 장치(52,53)이 수신장치(53)이고, 데이타의 교환이 버스로부터만 되게하는 1개의 데이타 파이프라인(103)을 포함하는 것을 특징으로 하는 인터페이스 회로.
- 제10항에 있어서, 상태기 장치(52,53)이 송신장치(52)이고, 데이타의 교환이 버스로부터만 되게하는 1개의 데이타 파이프라인(97)을 포함하는 것을 특징으로 하는 인터페이스 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA784,315 | 1985-10-04 | ||
| CA784315 | 1985-10-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR870004378A true KR870004378A (ko) | 1987-05-09 |
Family
ID=68838471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860008249A KR870004378A (ko) | 1985-10-04 | 1986-10-02 | 버스 인터페이스 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR870004378A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484403B1 (ko) * | 2002-06-11 | 2005-04-20 | 이대생 | 습식분쇄 및 분급에 의한 탄산칼슘의 제조 방법 |
| KR100487728B1 (ko) * | 2002-06-11 | 2005-05-03 | 이대생 | 건식분쇄 및 분급에 의한 탄산칼슘 미분말의 제조 방법 |
-
1986
- 1986-10-02 KR KR1019860008249A patent/KR870004378A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484403B1 (ko) * | 2002-06-11 | 2005-04-20 | 이대생 | 습식분쇄 및 분급에 의한 탄산칼슘의 제조 방법 |
| KR100487728B1 (ko) * | 2002-06-11 | 2005-05-03 | 이대생 | 건식분쇄 및 분급에 의한 탄산칼슘 미분말의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0120889B1 (en) | Direct memory access peripheral unit controller | |
| US6101329A (en) | System for comparing counter blocks and flag registers to determine whether FIFO buffer can send or receive data | |
| KR930016888A (ko) | 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법 | |
| KR910017300A (ko) | 데이타 통신 인터페이스 및 이의 통신 방법 | |
| US4604682A (en) | Buffer system for interfacing an intermittently accessing data processor to an independently clocked communications system | |
| KR910001522A (ko) | 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템 | |
| KR870004378A (ko) | 버스 인터페이스 | |
| KR830008235A (ko) | 2개의 마이크로프로세서를 갖는 통신 멀티플렉서 | |
| US4855900A (en) | System for transferring data to a mainframe computer | |
| US5379395A (en) | Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories | |
| US5590279A (en) | Memory data copying apparatus | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| KR100270715B1 (ko) | 카운터를 이용한 데이터 전송 장치 | |
| JPS59133623A (ja) | バス情報履歴格納方式 | |
| KR0176096B1 (ko) | 동기 버스간의 고속 데이터 전송장치 | |
| KR0150068B1 (ko) | 데이터 큐 모듈 및 그 제어방법 | |
| US5799158A (en) | adapter for transferring blocks of data having a variable size to other adapters via a main system bus | |
| KR920009124A (ko) | 메시지 지향 뱅크 콘트롤러 인터페이스 | |
| JPS63146539A (ja) | データ伝送装置 | |
| JPH0115100B2 (ko) | ||
| EP1104612B1 (en) | Data-communications unit suitable for asynchronous serial data transmission | |
| JPS5920130B2 (ja) | 過剰デ−タ転送制限方式 | |
| KR100278805B1 (ko) | 멀티 프로세싱 시스템의 데이터 중재장치 및 방법 | |
| KR100369363B1 (ko) | 메모리를 이용한 호스트 시스템과 로컬 시스템 내부의마이크로컨트롤러 사이의 데이터 전송 및 수신 장치 | |
| JPS57109200A (en) | Alternate memory check system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |