JPS63146539A - データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、コンピュータの分野、特にホスト・コンピュ
ータと周辺装置間の通信のために用いて一好適なデータ
伝送装置に関する。ここでは例としてパーソナルコンピ
ュータとプリンタのような周辺装置の間の接続について
考えるが、本発明はその他の装置で第一の装置の動作速
度が第二のものより速い両装置の間の通信に適用される
ことは自明である。

〔従来技術およびその問題点〕

パーソナルコンピュータとプリンタ間の通信の場合、両
装置の間に１０メ一トル程度よりも長い距離を置くため
には、シリアル２線式または３線式リンクを選ばなけれ
ばならない。この型のリンクは現在、通常のパーソナル
コンピュータソフトウェアには広く用いられる標準仕様
である。

シリアルリンクの一つの欠点は、伝送速度が必然的に限
られ、例えば９６００ボー、即ち９６００ビット／秒に
なってしまうことである。従って、一般にＩＯビットコ
ードで表される文字（スタートビットｌ、有意ビット８
、ストップビット１）は、１０／９６００秒、即ち約１
ミリ秒で伝送される。この速度はプリンタには概して十
分であるが、伝送継続中ずっと、このリンクを担当する
送信側（パーソナルコンピュータ側）ソフトウェアは、
次のワードを送って良いということを示す肯定応答を待
たなければならない。その結果ソフトウェアが占有され
、パーソナルコンピュータは他の作業を実行出来ない時
間が多くなる。例えば上述の場合で、１００万ポイント
のページがあるとすると、伝送持続時間は１００秒はど
になる。従来伝送速度を上げる方法はパラレル・インタ
ーフェイスを用いることであった。この種のインターフ
ェイスの基本的な欠点は、２つの接続装置間の通信が、
多数のワイヤをもつケーブルにより行われ、従って伝送
距離がどうしても制限されるということだった。さらに
、対応するソフトウェアを特にこの作業のために書く必
要があり、通常のコンピュータソフトウェアプログラム
を多数もっている所与の周辺装置を使用出来ないという
問題があった。

〔発明の目的〕

本発明の目的は、制御側ソフトウェアに変更を来すこと
なく、送信側コンピュータソフトウェアの動作時間を短
縮し、シリアル接続を可能にすることである。

〔発明の概要〕

この目的およびその他の目的を達成するために、本発明
の一実施例においては、シリアルインターフェイスに適
合した標準ソフトウェアを有する送信装置とシリアルイ
ンターフェイスを有する標準受信装置との間でデータを
転送するにあたって、送信ソフトウェアに対してシリア
ルインターフェイスをシミュレートしてマイクロプロセ
ッサに付属のＲＡＭに送信装置からのデータを格納し、
標準肯定応答（ａｃｋｎｏｗｌｅｄｇｍｅｎｔ）信号を
これに送り返し、またシリアル接続の速度でＲＡＭに記
憶した信号を受信装置に送信する。

この動作を実現する一実施例の構成では、シリアルイン
ターフェイスに適合した標準ソフトウェアを有する送信
装置と、シリアルインターフェイスを有する標準受信装
置との間でデータを伝送する装置において、送信装置の
シリアルインターフェイスを置換するシステムであって
それと同一の入力と出力を有し、かつ送信装置のソフト
ウェアに対してはシリアルインターフェイスとして働く
シリアルインターフェイスシミュレータを有するシステ
ムと、マイクロプロセッサに付属して送信装置からのデ
ータを高速で受取り、シミュレータ標準肯定応答信号で
これに送り返すＲＡＭと、シリアル接続の速度でＲＡＭ
に記憶した信号を受信装置に送信するインターフェイス
が含まれる装置が与えられる。

〔発明の実施例〕

第３図に示すように、従来のコンピュータｌは、コンピ
ュータｌの標準ソフトウェア３により制御されてプリン
タ等の周辺装置と接続するシリアルインターフェイスポ
ード２を有する。シリアル凍インターフェイスに関連す
るソフトウェアは、目下、従来の標準に基づき開発され
、１つの機器と他の機器とが交換できるようになってい
る。シリアルリンクは２ワイヤまたは３ワイヤのライン
４を介し、標準速度（現在最高で９６００ポーの範囲内
）で行われる。例えばプリンタ等の受信装置は、送信シ
リアルインターフェイス２に関して対称の受信用のシリ
アルインターフェイス６と、インターフェイスを行なう
標準ソフトウェア７と、このソフトウェアにより制御さ
れる機械的部分８を有している。このような構造の長所
は、周辺機器のメーカーが標準のコンピュータと接続す
るために標準のインターフェイスとソフトウェアを使用
出来ることである。しかしながら、前に述べたように、
このような装置の欠点は主として伝送時間が長く従って
コンピュータの占有時間が長くなるという点である。

処理速度を上げ、ソフトウェア１７の作動限界速度に達
するには、第４図に示すようにパラレルインターフェイ
スリンクが用いられる。従って、送信側のコンピュータ
１１には、特別なソフトウェア１３により制御されるパ
ラレルインターフェイス１２が設けられる。このインタ
ーフェイスは、周辺装置１５のパラレル受信インターフ
ェイスに、複数本のワイヤ１４を経て、機械的部分１８
を制御する特別なソフトウェア１７に接続したパラレル
ｙインターフェイス１６を介して信号を送る。この種の
構造の欠点は、第一に特別なソフトウェアを用意しなけ
ればならないので、周辺装置に互換性がなくなること、
第二にパラレル＼リンクは長距離には使用出来ないこと
である。

第１図は本発明の一実施例の基本的な特徴を概略示して
いる。本発明によれば、第３図の場合のように、２ワイ
ヤまたは３ワイヤのライン４を介して送信側のコンピュ
ータｌと受信側の周辺機器５の間にシリアル接続を形成
する。周辺装置５例の要素は第１図のものと全く同じで
ある。即ちシリアルインターフェイス６と、標準ソフト
ウェア７と機械的部分８には変更はない。さらに本発明
によれば、送信側のコンピュータ２１の標準ソフトウェ
ア３は変更しないが、従来のシリアルインターフェイス
ボード２は第３図のインターフェイスポードにとって代
わる回路板により成る新しいインターフェイス２２に変
更される。

本発明によるこのインターフェイス２２の構造の概要は
第２図のブロック図に図示されている。このインターフ
ェイス２２はシリアルインターフェイスをシミュレート
する第一のブロックであるシリアルインターフェイスシ
ミュレータ３１に接続されたバス３０を介して標準ソフ
トウェア３と通信を行う。このシリアルインターフェイ
スシミュレータ３１はシリアルインターフェイス用の標
準ソフトウェア３より送信された全ての信号を受は入れ
、従来のシリアルインターフェイスが送り返していた全
ての信号を返送するが、これを従来のものよりももっと
ずっと速い速度で行う。このシミュレータ３１はＲＡＭ
３３に付随するマイクロコンピュータ３２と通信する。

これにより、ハス３ｏがらのデータは直ちにＲＡＭ３３
に格納され、通常従来のシリアルインターフェイスによ
り送り返されるような肯定応答信号は、マイクロプロセ
ッサ３２により、シミュレータ３１におくられ、さらに
バス３ｏを経て標準ソフトウェア３に送られる。従って
、標準ソフトウェア３によりプリンタに送られるデータ
　（プリンタと接続する場合連続した文字の列）はＲＡ
Ｍ３３に高速で格納されるが、標準ソフトウェア３は通
常のシリアル水インターフェイスと低速で通信している
ものと思い込む。その後、マイクロプロセッサ３２は、
ＲＡ　Ｍ３３に含まれたデータを、シリアルインターフ
ェイス３４を介してシリアル接続用のライン４に転送す
ることが出来るが、この間にコンピュータは解放されて
いる。

本発明によるシステムの基本的な長所は、従来のコンピ
ュータを周辺要素の標準ソフトウェアを変更しなくてす
むことである。シリアルインターフェイスの標準ソフト
ウェアがコマンドまたはデータを送ることで作動し、こ
れらのコマンドまたはデータの肯定応答を待つという事
実を利用するだけなのである。このソフトウェアは肯定
応答信号をごく速やかに送り返すことにより「欺され」
、これによってソフトウェアは直ちに次のデータまたは
コマンド信号を送って来る。２つの場合が起こり得る。

第一の場合、標準ソフトウェアは、通常ＲＡＭ３３にデ
ータを格納するのに用いられるデータまたはコマンドメ
メソセージを送る。肯定応答信号が通常送り返される。

この動作は極めて高速である。第二の場合、標準ソフト
ウェアは、本発明による適用例では有用性のないメソセ
ージを送る。例えば、標準シリアルインターフェイスソ
フトウェアは、シリアルラインでのデータ伝送速度を制
御するメソセージを送信する。この型のメソセージに対
しては、欺桶信号を送り返すセルを用意する。これによ
りソフトウェアは信号が正しく受信されたと思い込んで
しまう。本発明の一要素として、有用信号の送信に加え
て、シミュレータ３１で、マイクロプロセッサ３２やＲ
ＡＭ３３には絶対に使用されないコマンドの肯定応答を
直ちに出すという点がある。本発明によれば、バイト転
送レートの逆数である、バイトを送ってから肯定応答が
帰ってくるまでの時間を従来のシリアル接続のように１
ｍｓと言うのとは違って、１０−２ｍ５程度にすること
が出来る。この従来の時間は送信およびプリンタ最高作
動速度に関わる制限によって異なる。

第５図は従来のシリアルインターフェイス２の概略ブロ
ック図である。

このようなシリアルインターフェイスは、一方ではコン
ピュータ１の標準ソフトウェア３により定められる送信
信号を受信するバス３０に接続され、他方ではシリアル
接続の２ワイヤのライン４に接続される。バス３０は単
独バスとして図示されているが、データバス、アドレス
バス、制御バスを有しているものとして理解できる。こ
のバスはデータ送信レジスタ４１、データ受信レジスタ
４２、制御レジスタ４３、状態レジスタ４４等のレジス
タに接続されている。通常これらのレジスタは８ビツト
レジスタである。データ送信レジスタ４１は、２ワイヤ
のライン４のワイヤ４−１を介して出力信号を送信する
並直列変換器４５に接続されている。データ受信レジス
タ４２はシリアル接続のライン４の受信ワイヤ４−２か
らビットを受は取る直並列変換器４６に接続されている
。

制御レジスタ域（コマンドレジスタ）４３には、システ
ムのいろいろな要素の作動を制御する１つかそれ以上の
ビットのワードが蓄えられる。例えば、このレジスタの
ワード４３−１は、並直列変換器４５と直並列変換器４
６の作動速度を制御する速度ジェネレータ４７に接続さ
れている。制御ワード４３−２は並直列変換器４５と直
並列変換器４６によって送信または受信されるデータの
パリティ制御をトリガするものである。ワード４３〜３
は、状態レジスタ４４に対して示された割り込みを制御
するワードである。

状態レジスタ４４はまた夫々単一のビットとして示され
た複数のワードを含む。即ち状態レジスタ４４は１ビツ
トセルから構成される。セル４４−１は並直列変換器４
５から信号Ａ１を受は取ってこの並直列変換器４５が空
であることを示す。即ち、セル４４−１に含まれたワー
ドが送信されたのである。セル４４−２は信号Ａ２を受
は取るとその状態を変えて、直並列変換器４６がいっば
いであることを示す。即ち肯定応答信号がワイヤ４−２
で受信されたのである。セル４４−３は信号Ａ３を受は
取ると作動してパリティにエラーがあることを示す。セ
ル４４−４は信号Ａ４を受は取るとその状態を変えて、
文字が送信中に失われたことを示す。そして、先に述べ
たように、セル４４−５は制御レジスタのセル４３−３
と接続している。

無論、上記の記述は、シリアルインターフェイスの大部
分に設けられた制御ワードや状態ワードの特定の例に過
ぎず、これらのワードの完全なリストを構成するもので
はない。

このシリアルインターフェイス２の作動は、パーソナル
コンピュータソフトウェアが常時バス３０を経て状態レ
ジスタに問い合わせることにより行われる。特に、各シ
リアル送信フェーズで、バスは、並直列変換器４５と直
並列変換器４６の内容をチェックするためにレジスタ４
４のセル４４−１と４４−２に問い合わせる。並直列変
換器４５および２ワイヤライン４に次のワードを送信出
来るのは、並直列変換器が空になり、直並列変換器が肯
定応答信号を受は取った時だけである。

本発明によれば、第６図に示すように、従来のシリアル
インターフェイス２に代えて、やはり第５図のハスと同
じ標準ソフトウェアにより制御されるバス３０に接続さ
れたシリアルインターフェイスシミュレータ３１を使用
する。但し、シリアルインターフェイスシミュレータ３
１の出力は、シリアル接続のライン４に直接接続するの
でなく、マイクロプロセッサ３２に接続したハス５０に
接続して、第２図に示すＲＡＭ３３に蓄えられる。第５
図でこのバス３０に接続されたものと同様の要素、即ち
データ送信レジスタ５１、データ受信レジスタ５２、制
御レジスタ５３、状態レジスタ５４はバス３０と通信し
ている。

データ送信レジスタ５１は、並直列変換器と接続するの
ではな（、ハス５０と通信する第二のレジスタ５５と接
続され、同様にデータ受信レジスタ５２はもう一つのレ
ジスタ５６と接続し、このレジスタはハス５０および関
連するマイクロプロセッサ３２と通信する。

先には、ボードの作動を制御するためにハス３０を経て
送られた制御ワードを保持していた制御しジスタ５３は
、ここでは単に、ハス３０に従来のシリアルインターフ
ェイスと通信していると信しこませるための、数組レジ
スタである。このレジスタ５３はもはや、従来のシリア
ルインターフェイスの場合のように、標準ソフトウェア
がレジスタに当き込まれたものを再び読み出せるように
するバス３０との接続はもっていない。欺桶レジスタセ
ルの実施例を以下に示す。

ここで、状態レジスタ５４はバス３０および５０と通信
する。そのセルのいくつかは従来技術と同じ機能をもつ
が、その他はダミーセルと呼ばれ、所定の状態でブロッ
クされて、このセルが問題なしの場合に相当することを
バス３０に対して示す。ソフトウェア３が別のレジスタ
セルを調べに行く場合もある。維持されたビットの中、
レジスタ５５と５６の状態を制？１１１１．て、ワード
がレジスタ５５からバス５０を経てＲＡＭに伝送された
かどうか、また肯定応答がレジスタ５６に受信されたか
をチェックするのは、ビットＡ１とＡ２である。このよ
うな動作は第５図のビットＡ１とＡ２によるものと類似
するが、ＲＡＭメモリ内での転送が必要なだけで、シリ
アル接続による転送を要しないので、ずっと高速である
。但し、ハス３０について言えば、情報はずっと高速で
あるが、従来と同一の形で現れる。

第７図は、ＡＩビットを受は取るセル５４−１の場合の
ように、その状態が変化し得る能動セルに相当するレジ
スタセルの例、例えば状態レジスタセル５４のような例
を示す。第７図のセルは従来の状態レジスタのセルに比
べて変更のないセルである。

このセルは、主として、第８図と第９図に示した本発明
による変更されたセルの独自性を示すために開示される
ものである。このセルはバス３０に接続され、トライス
テートゲート　（バッファ）６１を介してハスに接続さ
れるＲＳフリップフロップ６０を有する。ＲＳフリップ
フロップ６０はそのＳ入力にＡ１ビットを受信する。出
力Ｑはトライステートゲート６１の入力に接続している
。トライステートゲート６１の制御人力６２はＡＮＤゲ
ート６３からイネーブル信号を受は取るが、このＡＮＤ
ゲート６３は一方で読み出し信号Ｒ１他端ではマルチ入
力ＡＮＤゲートとして示されたアドレスデコーダ６４か
らアドレス信号Ａｄを受は取る。実際には、読み出し信
号Ｒはデータバス３０に付属する制御バスから発し、ア
ドレスデコーダ６４の入力はこのデータバス３０に付属
のアドレスバスから発する。さらに、ＡＮＤゲート６３
の出力は、フリップフロップ６０の入力Ｒに接続してい
る。これにより、レジスタのこのセルに対して、アドレ
ス信号と読みだし信号が出る度に、ビットＡ１の状態が
読み出され、ビア　トＡ　１の変更を調べる次のアドレ
スと読み出し信号まで、フリップフロップがリセットさ
れる。

第８図は、例えば従来例の制御レジスタ４３に代わる制
御レジスタ５３のセル等、レジスタの数構セルの例を概
略示している。本発明では、このレジスタはボードの動
作状態を制御しないので、事実上役に立たない。しかし
、バス３０はその標準ソフトウェアにより、このしンス
タを定期的にアドレスして制御指令を書き込み、またこ
の指令が正しく書き込まれたことを確認するために、こ
のレジスタを読みだす場合もある。従って、このセルは
主としてＤ型フリップフロップ７０より成り、そのＤ入
力はバス３０に接続し、そのＱ出力はトライステートゲ
ート７１のバッファを介してバス３０に送り返される。

このために読み出し書き込みアドレシングシステムが設
けられている。アドレスは、マルチ入力ＡＮＤゲートと
して示したアドレスデコーダ７２により検出され、アド
レスデコーダ７２の出カフｆ１．ｄは２つのＡＮＤゲー
ト７３と７４の第一の入力に送り返される一方、その第
二の入力はそれぞれ書き込み信号Ｗと読み出し信号Ｒを
受は取る。ＡＮＤゲート７３の出力はＤ型フリソプフロ
ンプ７０のクロック入力ＣＫに接続し、ＡＮＤゲート４
の出力はトライステートゲート７１のイネーブル入力に
接続される。以上により、アドレス信号Ａｄと書き込み
信号Ｗが同時に存在すれば、データがＤ型フリップフロ
ップ７０、即ち対応するレジスタの適当なセルに書き込
まれる。アドレス信号Ａｄと読み出し信号Ｒが同時に存
在する場合は、トライステートゲート７１がイネーブル
され、ハス３０が制御レジスタに代わるレジスタセルに
前に書き込まれた状態を読み出す。

第９図は、例えば状態レジスタ５４のような、一定の状
態に保持されたレジスタダミーセルを示している。この
セルはトライステートゲート８０だけで構成され、その
入力は、一定のレベルに維持され、このレベルは図の例
ではアースとなっているがロジックの０または１に対応
するようにしてよい。バス３０を制御するソフトウェア
が、アドレス信号Ａｄが発生するようなアドレスをデコ
ーダ８１の入力にまた読み出し信号Ｒをもう一方の入力
にアドレスデコーダ８１の出力を受は取るＡＮＤゲート
８２の入力にと、同時に送信すると、トライステートゲ
ート８０はイネーブルとなり、バス３０は、このバスの
制御ソフトウェアに対して、割り込みを生じない満足す
べき状態に相当する所定のレベルを読み出す。この種の
セルはレジスタ４４のパリティエラーセノＬ；４４−３
と喪失文字セル４４−４に代わるレジスタ５４のセル５
４−３と５４−４に使用されるが、これは、レジスタと
ＲＡＭの間の通信においては、シリアル接続の場合に必
要であったチェックの必要がないからである。

上に開示された３種のメモリセル（正常セル、数構セル
、ダミーセル）により、従来のシリアルインターフェイ
スに付随するコンピュータのソフトウェアとバスがこれ
まで通信していた全てのレジスタを維持することが出来
る。また、ソフトウェアは本発明によるボードが従来の
シリアルインターフェイスポードと違うことは識別出来
ない。

これが、上述の説明において、シミュレータおよび数組
ということばを用いた理由である。

〔発明の効果〕

以上説明したように、本発明によれば、特別にソフトウ
ェアを占かなくてもアプリケーション等から見て高速の
データ伝送装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の概略ブロック図、第２図は
第１図中の主要部の構成を示すブロック図、第３図およ
び第４図は従来技術を示すブロック図、第５図は従来の
シリアルインターフェイスの構成を示すブロック図、第
６図は第２図中の一部の構成を示すブロック図、第７図
は従来技術で用いられるレジスタを説明するための図、
第８図および第９図は本発明の一実施例で用いることが
できるレジスタを説明するための図である。 Ｌ　ＩＬ　２１　　：コンピュータ。 ２ニジリアルインターフエイスポード。 ３．７：標準ソフトウェア。 ４ニライン。 ５、１５：周辺装置 ６ｚシリアルインターフエイス。 ８、１８：機械的部分。 １２、１６：　パラレルインターフェイス。 １３、１７：特別なソフトウェア。 １４：ワイヤ。 ２２：インターフェイス。 ３０：バス。 ３１；シリアルインターフェイスシミュレータ。 ３２：マイクロプロセッサ。 ３３：ＲＡＭ。 ３４ニジリアルインターフエイス。

Claims (1)

1. 【特許請求の範囲】 シリアルインターフェイスを制御する制御手段を有する
   送信装置とシリアルインターフェイスを有する受信装置
   との間でデータ伝送を行なう装置において、 前記制御手段からシリアルインターフェイスとして制御
   可能なシリアルインターフェイスシミュレータと、 前記制御手段により前記シリアルインターフェイスシミ
   ュレータを介して前記送信装置との間で高速でデータ伝
   送可能なメモリと、 前記メモリ中のデータを前記受信装置へシリアルインタ
   ーフェイスの伝送レートで伝送するインターフェイス とを設けたことを特徴とするデータ伝送装置。