KR930016888A - 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법 - Google Patents

컴퓨터 시스템 및 시스템 메모리 액세스 제어방법 Download PDF

Info

Publication number
KR930016888A
KR930016888A KR1019920024701A KR920024701A KR930016888A KR 930016888 A KR930016888 A KR 930016888A KR 1019920024701 A KR1019920024701 A KR 1019920024701A KR 920024701 A KR920024701 A KR 920024701A KR 930016888 A KR930016888 A KR 930016888A
Authority
KR
South Korea
Prior art keywords
bus
input
read
memory
buffer
Prior art date
Application number
KR1019920024701A
Other languages
English (en)
Other versions
KR970000274B1 (ko
Inventor
아미니 나더
포아드 보리 베차라
브래넌 셔우드
루이스 혼 리챠드
죠셉 로만 테렌스
Original Assignee
원본미기재
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 원본미기재
Publication of KR930016888A publication Critical patent/KR930016888A/ko
Application granted granted Critical
Publication of KR970000274B1 publication Critical patent/KR970000274B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명에 따르면, 시스템 버스와 I/O 버스와 같은 이중 버스 구조를 가진 컴퓨터 시스템에 대한 버스－버스 인터페이스 유니트가 제공된다. 이 버스－버스 인터페이스 유니트는 두 버스의 각각에 결합된 장치들에 대한 그들 두 버스 간의 전송 데이타를 일시적으로 저장하는 비동기 양방향성 일시 저장 기능을 갖는다. 바람직스럽게도, 이 저장 기능은 개별 데이타 전송, 데이타 스트리밍, 데이타 버스트 전송을 수용할 모드들에서 동작하고, 서로 인접하는 어드레스로부터의 정보전송을 각 어드레스에 대한 새로운 요청없이 수용할 수 있다.

Description

컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따라 구성한 버스 인터페이스 유니트를 갖는 컴퓨터 시스템의 개략 블럭도, 제2도는 제1도에 도시한 컴퓨터 시스템의 버스 인터페이스 유니의 개략 블럭도, 제4도는 제3도에 도시한 버스－버스 페이싱 논리 회로의 한 실시태양을 구현하는데 사용되는 제어 논리 회로의 회로도.

Claims (14)

  1. 시스템 메모리와, 상기 시스템 메모리에 메모리 버스에 의해서 접속되고, 상기 시스템 메모리에 대한 액세스를 제어하기 위한 메모리 제어기(memory controller)와, 상기 메모리 제어기에 결합되며, 상기 메모리 버스를 통해 상기 시스템 메모리에 대한 데이타 판독 및 기록을 행할 수 있는 중앙 처리 장치(CPU)와, 상기 메모리 제어기에 시스템 버스에 의해 접속된 버스 인터페이스 유니트(bus interface unit)와, 싱기 버스 인터페이스 유니트에 입/출력 버스에 의해 접속된 적어도 하나의 입/출력 장치를 포함하고, 상기 버스 인터페이스 유니트는 판독 및 기록 동작(read and write operations) 동안 상기 시스템 버스와 상기 입/출력 버스 간에서 전송되는 데이타를 일시적으로 저장하는 양방향성 데이타 저장 유니트(bidirectional data storge unit)를 포함하는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 양방향성 데이타 저장 유니트는 서로 다른 데이타 전송 대역폭으로 동작하는 입/출력 버스 또는 시스템 버스에 결합된 장치들에 응답하는 컴퓨터 시스템.
  3. 제1항에 있어서, 상기 양방향성 데이타 저장유니트는 판독 및 기록동작에 사용되는 적어도 두쌍의 버퍼를 포함하는 컴퓨터 시스템.
  4. 제3항에 있어서, 상기 버퍼쌍들의 각각은 병렬로 접속되며, 각 버퍼쌍의 각 버퍼는 나머지 버퍼에 직렬로 접속되는 컴퓨터 시스템.
  5. 제4항에 있어서, 상기 각각의 버퍼상은 32비트 버퍼인 컴퓨터 시스템.
  6. 제5항에 있어서, 상기 각각의 32바이트 버퍼쌍은 직렬접속인 16비트 버퍼를 포함하는 컴퓨터 시스템.
  7. 제4항에 있어서, 상기 버퍼들은 상기 입/출력 버스에 대해 비동기 속도록 판독 및 기록을 행하고 상기 시스템 버퍼에 대해 주어진 데이타 버스트 속도로 판독 및 기록을 행하게 구성된 컴퓨터 시스템.
  8. 컴퓨터 시스템에서 시스템 메모리에 대한 엑세스를 제어하는 방법으로서, 시스템 버스에 결합되어, 입/출력 버스에 결합된 입/출력 장치와 중앙처리장치 간의 중재를 하여, 상기 시스템 메모리에 대한 판독 및 기록 동작들을 수행하기 위해 상기 시스템 메모리에 대한 액세스를 상기 중앙처리 장치와 상기 입/출력 장치 중 어떤 것에 승인해야 하는 지를 결정하는 메모리 제어기를 제공하는 단계와, 상기 시스템 버스와 상기 입/출력 버스 사이에 그들간의 데이타 전송을 위한 버스 인터페이스 유니트를 제공하는 단계와, 상기 시스템 버스와 상기 입/출력 버스간에 전송되는 데이타가 이들 버스중의 한 버스로부터 전송되고 나머지 버스로 전송되기 전에 상기 데이타를 일시적으로 저장하는 단계를 포함하는 시스템 메모리 액세스 제어방법.
  9. 제8항에 있어서, 상기 버스 인터페이스 유니트는 상기 시스템 버스와 상기 입/출럭 버스간에 전송되는 데이타를 일시적으로 저장하는 양방향성 데이타 저장 유니트를 포함하는 시스템 메모리 액세스 제어방법.
  10. 제9항에 있어서, 상기 양방향성 데이타 저장 유니트는 판독 및 기록동작에 사용되는 적어도 두쌍의 16 바이트 버퍼를 포함하는 시스템 메모리 액세스 제어방법.
  11. 제10항에 있어서, 상기 버퍼쌍들의 각각은 병렬로 접속되며, 각 버퍼쌍의 각 버퍼는 그 쌍의 나머지 버퍼에 직렬로 접속되는 시스템 메모리 액세스 제어방법.
  12. 제11항에 있어서, 상기 버퍼들은 상기 입/출력 버스에 대해 비동기 속도로 판독 및 기록을 행하고 상기 시스템 버프에 대해 주어진 데이타 버스트 속도로 판독 및 기록을 행하게 구성된 시스템 메모리 액세스 제어방법.
  13. 제8항에 있어서, 상기 시스템 버스는 16바이트까지의 대역폭으로 상기 버스 인터페이스 유니트와 상기 시스템 버스 간에서 판독 및 기록 데이타(read or write data)를 전송하며, 상기 입/출력 버스는 4바이트까지의 대역폭으로 상기 입/출력 장치와 상기 버스 인터페이스 유니트간에서 판독 및 기록 데이타를 진송하는 시스템 메모리 액세스 제어방법.
  14. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024701A 1992-01-02 1992-12-17 컴퓨터 시스템 및 그의 데이타 전송을 제어하는 방법 KR970000274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US81669192A 1992-01-02 1992-01-02
US816,691 1992-01-02

Publications (2)

Publication Number Publication Date
KR930016888A true KR930016888A (ko) 1993-08-30
KR970000274B1 KR970000274B1 (ko) 1997-01-08

Family

ID=25221356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024701A KR970000274B1 (ko) 1992-01-02 1992-12-17 컴퓨터 시스템 및 그의 데이타 전송을 제어하는 방법

Country Status (12)

Country Link
US (1) US5644729A (ko)
EP (1) EP0550241A1 (ko)
JP (1) JPH05242010A (ko)
KR (1) KR970000274B1 (ko)
CN (1) CN1048102C (ko)
AU (1) AU663537B2 (ko)
BR (1) BR9205015A (ko)
CA (1) CA2080210C (ko)
MY (1) MY114231A (ko)
NZ (1) NZ245347A (ko)
SG (1) SG44446A1 (ko)
TW (1) TW225594B (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448703A (en) * 1993-05-28 1995-09-05 International Business Machines Corporation Method and apparatus for providing back-to-back data transfers in an information handling system having a multiplexed bus
US5787265A (en) * 1995-09-28 1998-07-28 Emc Corporation Bus arbitration system having a pair of logic networks to control data transfer between a memory and a pair of buses
US5987590A (en) * 1996-04-02 1999-11-16 Texas Instruments Incorporated PC circuits, systems and methods
US5838631A (en) 1996-04-19 1998-11-17 Integrated Device Technology, Inc. Fully synchronous pipelined ram
US5898889A (en) * 1996-04-30 1999-04-27 3Com Corporation Qualified burst cache for transfer of data between disparate clock domains
US6055590A (en) * 1996-06-05 2000-04-25 Compaq Computer Corporation Bridge circuit comprising independent transaction buffers with control logic adapted to store overflow data in second buffer when transaction size exceeds the first buffer size
US6052513A (en) * 1996-06-05 2000-04-18 Compaq Computer Corporation Multi-threaded bus master
US5872941A (en) * 1996-06-05 1999-02-16 Compaq Computer Corp. Providing data from a bridge to a requesting device while the bridge is receiving the data
US5987539A (en) * 1996-06-05 1999-11-16 Compaq Computer Corporation Method and apparatus for flushing a bridge device read buffer
US6035362A (en) * 1996-06-05 2000-03-07 Goodrum; Alan L. Storing data associated with one request while continuing to store data associated with a previous request from the same device
US5872939A (en) * 1996-06-05 1999-02-16 Compaq Computer Corporation Bus arbitration
US6075929A (en) * 1996-06-05 2000-06-13 Compaq Computer Corporation Prefetching data in response to a read transaction for which the requesting device relinquishes control of the data bus while awaiting data requested in the transaction
US6108741A (en) * 1996-06-05 2000-08-22 Maclaren; John M. Ordering transactions
US6021480A (en) * 1996-06-05 2000-02-01 Compaq Computer Corporation Aligning a memory read request with a cache line boundary when the request is for data beginning at a location in the middle of the cache line
US5903906A (en) * 1996-06-05 1999-05-11 Compaq Computer Corporation Receiving a write request that allows less than one cache line of data to be written and issuing a subsequent write request that requires at least one cache line of data to be written
US5815675A (en) * 1996-06-13 1998-09-29 Vlsi Technology, Inc. Method and apparatus for direct access to main memory by an I/O bus
US5832245A (en) * 1996-10-21 1998-11-03 Advanced Micro Devices, Inc. Method for isochronous flow control across an inter-chip bus
US6138192A (en) * 1996-12-31 2000-10-24 Compaq Computer Corporation Delivering a request to write or read data before delivering an earlier write request
US6044207A (en) * 1997-03-21 2000-03-28 Adaptec, Inc. Enhanced dual port I/O bus bridge
US6073190A (en) * 1997-07-18 2000-06-06 Micron Electronics, Inc. System for dynamic buffer allocation comprising control logic for controlling a first address buffer and a first data buffer as a matched pair
EP1691296A3 (en) 1997-10-03 2010-03-17 Panasonic Corporation Memory interface device and memory address generation device
US6115320A (en) * 1998-02-23 2000-09-05 Integrated Device Technology, Inc. Separate byte control on fully synchronous pipelined SRAM
US6161153A (en) * 1998-07-30 2000-12-12 Micron Technology, Inc. Method for sharing data buffers from a buffer pool
US6282589B1 (en) 1998-07-30 2001-08-28 Micron Technology, Inc. System for sharing data buffers from a buffer pool
US6363445B1 (en) 1998-10-15 2002-03-26 Micron Technology, Inc. Method of bus arbitration using requesting device bandwidth and priority ranking
US6154803A (en) * 1998-12-18 2000-11-28 Philips Semiconductors, Inc. Method and arrangement for passing data between a reference chip and an external bus
US6675243B1 (en) * 1999-03-17 2004-01-06 Adaptec, Inc. Methods and apparatus for implementing a device side advanced serial protocol
US6286074B1 (en) 1999-03-24 2001-09-04 International Business Machines Corporation Method and system for reading prefetched data across a bridge system
US6502157B1 (en) 1999-03-24 2002-12-31 International Business Machines Corporation Method and system for perfetching data in a bridge system
US6425023B1 (en) 1999-03-24 2002-07-23 International Business Machines Corporation Method and system for gathering and buffering sequential data for a transaction comprising multiple data access requests
US6449678B1 (en) 1999-03-24 2002-09-10 International Business Machines Corporation Method and system for multiple read/write transactions across a bridge system
US6381684B1 (en) 1999-04-26 2002-04-30 Integrated Device Technology, Inc. Quad data rate RAM
US7069406B2 (en) * 1999-07-02 2006-06-27 Integrated Device Technology, Inc. Double data rate synchronous SRAM with 100% bus utilization
EP1069512A3 (en) * 1999-07-12 2004-12-15 Matsushita Electric Industrial Co., Ltd. Data processing apparatus with buffering between buses
US6757762B1 (en) * 1999-10-29 2004-06-29 Unisys Corporation Multi-mode processor bus bridge
US6515672B1 (en) * 1999-12-23 2003-02-04 Intel Corporation Managing prefetching from a data buffer
AU2003246991A1 (en) * 2002-07-23 2004-02-09 Koninklijke Philips Electronics N.V. Improved inter-processor communication system for communication between processors
US6957317B2 (en) * 2002-10-10 2005-10-18 Intel Corporation Apparatus and method for facilitating memory data access with generic read/write patterns
US7143264B2 (en) * 2002-10-10 2006-11-28 Intel Corporation Apparatus and method for performing data access in accordance with memory access patterns
WO2004081803A1 (en) * 2003-03-12 2004-09-23 Koninklijke Philips Electronics N. V. Data processing device and method for transferring data
CN100341297C (zh) * 2003-08-08 2007-10-03 华为技术有限公司 总线交换方法以及总线交换器
US20050198361A1 (en) * 2003-12-29 2005-09-08 Chandra Prashant R. Method and apparatus for meeting a given content throughput using at least one memory channel
DE102004058528B3 (de) 2004-12-04 2006-05-04 Hyperstone Ag Speichersystem mit Sektorbuffern
US7788430B2 (en) * 2007-09-14 2010-08-31 Microchip Technology Incorporated Enhanced single-node protocol for data, address and control operations
CN101202557B (zh) * 2007-11-14 2012-02-01 青岛海信移动通信技术股份有限公司 无线通信模块及可具有所述模块的终端设备
US7692450B2 (en) * 2007-12-17 2010-04-06 Intersil Americas Inc. Bi-directional buffer with level shifting
US7737727B2 (en) * 2007-12-17 2010-06-15 Intersil Americas Inc. Bi-directional buffer for open-drain or open-collector bus
US7639045B2 (en) * 2008-05-23 2009-12-29 Intersil Americas Inc. Bi-directional buffer and method for bi-directional buffering that reduce glitches due to feedback
US9183713B2 (en) 2011-02-22 2015-11-10 Kelly Research Corp. Perimeter security system
US9170942B1 (en) * 2013-12-31 2015-10-27 Emc Corporation System, apparatus, and method of automatic data padding
US9898428B2 (en) * 2014-02-05 2018-02-20 Kopin Corporation Column bus driving method for micro display device
CN105550145B (zh) * 2015-12-09 2018-05-08 天津国芯科技有限公司 一种用于单芯片系统内双总线间的传输同步器
TWI778363B (zh) 2020-05-29 2022-09-21 慧榮科技股份有限公司 採多級架構控制器的資料儲存裝置
CN114328311A (zh) * 2021-12-15 2022-04-12 珠海一微半导体股份有限公司 一种存储控制器架构、数据处理电路及数据处理方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218740A (en) * 1974-10-30 1980-08-19 Motorola, Inc. Interface adaptor architecture
AU519205B2 (en) * 1978-12-05 1981-11-19 General Automation, Inc Multiprocessor system memory access
US4258418A (en) * 1978-12-28 1981-03-24 International Business Machines Corporation Variable capacity data buffer system
US4298954A (en) * 1979-04-30 1981-11-03 International Business Machines Corporation Alternating data buffers when one buffer is empty and another buffer is variably full of data
JPS5833770A (ja) * 1981-08-24 1983-02-28 Sony Corp デジタルデ−タのプログラム転送方法
US4571671A (en) * 1983-05-13 1986-02-18 International Business Machines Corporation Data processor having multiple-buffer adapter between a system channel and an input/output bus
US4860244A (en) * 1983-11-07 1989-08-22 Digital Equipment Corporation Buffer system for input/output portion of digital data processing system
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
US4821177A (en) * 1986-09-02 1989-04-11 Honeywell Bull Inc. Apparatus for controlling system accesses having multiple command level conditional rotational multiple port servicing priority hierarchy
US4831520A (en) * 1987-02-24 1989-05-16 Digital Equipment Corporation Bus interface circuit for digital data processor
US4979097A (en) * 1987-09-04 1990-12-18 Digital Equipment Corporation Method and apparatus for interconnecting busses in a multibus computer system
US4982321A (en) * 1987-10-23 1991-01-01 Honeywell Inc. Dual bus system
US4878166A (en) * 1987-12-15 1989-10-31 Advanced Micro Devices, Inc. Direct memory access apparatus and methods for transferring data between buses having different performance characteristics
US5179663A (en) * 1988-02-19 1993-01-12 Hitachi, Ltd. Data transfer controller
US5327545A (en) * 1988-05-26 1994-07-05 International Business Machines Corporation Data processing apparatus for selectively posting write cycles using the 82385 cache controller
US5003465A (en) * 1988-06-27 1991-03-26 International Business Machines Corp. Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device
US5097437A (en) * 1988-07-17 1992-03-17 Larson Ronald J Controller with clocking device controlling first and second state machine controller which generate different control signals for different set of devices
GB8824373D0 (en) * 1988-10-18 1988-11-23 Hewlett Packard Ltd Buffer memory arrangement
US5202969A (en) * 1988-11-01 1993-04-13 Hitachi, Ltd. Single-chip-cache-buffer for selectively writing write-back and exclusively writing data-block portions to main-memory based upon indication of bits and bit-strings respectively
US5097410A (en) * 1988-12-30 1992-03-17 International Business Machines Corporation Multimode data system for transferring control and data information in an i/o subsystem
US5155810A (en) * 1989-01-10 1992-10-13 Bull Hn Information Systems Inc. Dual FIFO peripheral with combinatorial logic circuitry
CA1324679C (en) * 1989-02-03 1993-11-23 Michael A. Gagliardo Method and means for interfacing a system control unit for a multi-processor system with the system main memory
US5117486A (en) * 1989-04-21 1992-05-26 International Business Machines Corp. Buffer for packetizing block of data with different sizes and rates received from first processor before transferring to second processor
US5224213A (en) * 1989-09-05 1993-06-29 International Business Machines Corporation Ping-pong data buffer for transferring data from one data bus to another data bus
JP2776390B2 (ja) * 1989-11-30 1998-07-16 富士通株式会社 送信系及び受信系バスインタフェース
US5301343A (en) * 1990-12-31 1994-04-05 International Business Machines Corp. System having microprocessor local memory expansion capability through removable coupling of local memory expansion boards directly to the high speed microprocessor local bus
US5283883A (en) * 1991-10-17 1994-02-01 Sun Microsystems, Inc. Method and direct memory access controller for asynchronously reading/writing data from/to a memory with improved throughput

Also Published As

Publication number Publication date
AU663537B2 (en) 1995-10-12
CN1048102C (zh) 2000-01-05
EP0550241A1 (en) 1993-07-07
CA2080210C (en) 1998-10-27
MY114231A (en) 2002-09-30
US5644729A (en) 1997-07-01
JPH05242010A (ja) 1993-09-21
KR970000274B1 (ko) 1997-01-08
TW225594B (ko) 1994-06-21
NZ245347A (en) 1995-09-26
SG44446A1 (en) 1997-12-19
BR9205015A (pt) 1993-07-06
CN1074052A (zh) 1993-07-07
CA2080210A1 (en) 1993-07-03
AU2979392A (en) 1993-07-08

Similar Documents

Publication Publication Date Title
KR930016888A (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
KR930016873A (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
JP3598321B2 (ja) 異なる周波数で動作するバス間でやりとりされるバッファリングデータ
KR930016885A (ko) 컴퓨터 시스템 및 입력/출력 장치와 중앙처리장치간의 중재방법
KR930016886A (ko) 컴퓨터 시스템 및 데이타 저장방법
KR970029014A (ko) 데이타 프로세싱 시스템 및 방법
KR960025719A (ko) 깊이와 폭을 조정가능한 선입선출 버퍼
US5416916A (en) Structure for enabling direct memory-to-memory transfer with a fly-by DMA unit
US4878173A (en) Controller burst multiplexor channel interface
KR100237565B1 (ko) 반도체 메모리장치
JPS58109960A (ja) デ−タ処理システム
US6026032A (en) High speed data buffer using a virtual first-in-first-out register
KR970059914A (ko) 플래시 메모리 시스템
JPS6326753A (ja) メモリ−バス制御方法
JP2574821B2 (ja) ダイレクトメモリアクセス・コントローラ
KR100606698B1 (ko) 인터페이스 장치
JPS6022777B2 (ja) デ−タ転送方式
KR0171771B1 (ko) 컴퓨터 시스템에 있어서 어드레스 버스 잠금 제어장치
KR890003024Y1 (ko) 캐쉬 메모리 제어회로
KR950020095A (ko) 데이타 전송능력을 개선한 디.엠.에이(dma) 컨트롤러
JPH039453A (ja) データ転送制御装置
KR20050067324A (ko) 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법
JPH06161945A (ja) メモリデータ転送装置
JPS6168655A (ja) バツフアストレ−ジのアクセス方法
KR870004378A (ko) 버스 인터페이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011107

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee