KR930016886A - 컴퓨터 시스템 및 데이타 저장방법 - Google Patents

컴퓨터 시스템 및 데이타 저장방법 Download PDF

Info

Publication number
KR930016886A
KR930016886A KR1019920024700A KR920024700A KR930016886A KR 930016886 A KR930016886 A KR 930016886A KR 1019920024700 A KR1019920024700 A KR 1019920024700A KR 920024700 A KR920024700 A KR 920024700A KR 930016886 A KR930016886 A KR 930016886A
Authority
KR
South Korea
Prior art keywords
bus
input
data
memory controller
memory
Prior art date
Application number
KR1019920024700A
Other languages
English (en)
Other versions
KR960012356B1 (ko
Inventor
알데르기아 알프레드
아미니 나더
루이스 혼 리챠드
죠셉 로만 테렌스
넉 트랜 캉
Original Assignee
원본미기재
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 원본미기재
Publication of KR930016886A publication Critical patent/KR930016886A/ko
Application granted granted Critical
Publication of KR960012356B1 publication Critical patent/KR960012356B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses

Abstract

시스템 메모리와 시스템 메모리로 엑세스하는 엑세스를 제어하기 위한 메모리 제어기와, 모리 제어기에 전기적으로 접속된 CPU와, 시스템 버스에 의해 상기 메모리 제어기에 전기적으로 접속되며 입력/출력 버스에 의해 입력/출력 장치에 전기적으로 접속된 버스 인터페이스 유니트를 포함하는 컴퓨터 시스템이 제공된다. 버스 인터페이스 유니트는, 사전 설정된 동작 상황에 응답하여, 상기 버스 인터페이스 유니트를 통해 상기 시스템 버스와 입력/출력 버스간에 전달된 데이타를 일시적으로 저장하기 위한 변환논리를 포함한다. 상기 사전 설정된 동작 상황은 세트의 ⅰ) CPU를 대신해서 메모리 제어기가 입력/출력 장치에 데이타를 기록하건, ⅱ) CPU를 대신해서 메모리 제어기가 입력/출력 버스 상의 슬레이브로서 동작하는 입력/출력 장치에 대해 판독 또는 기록 사이클을 개시하여, 메모리 제어기의 데이타 버스폭이 입력/출력 장치의 데이타 버스폭보다 더 클때 발생한다.

Description

컴퓨터 시스템 및 데이타 저장방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따라 구성한 버스 인터페이스 유니트를 갖춘 컴퓨터 시스템의 개략 블럭도, 제4도는 제1도의 CACP 회로의 동작 사이클을 나타내는 타이밍도, 제7도는 포스트 사이클에 대한 조건을 나열한 표.

Claims (15)

  1. 시스템 메모리와, 상기 시스템 메모리에 메모리 버스에 의해서 접속되고 상기 시스템 메모리에 대한 엑세스를 제어하기 위한 메모리 제어기(memory controller)와, 상기 메모리 제어기와 전기적으로 접속되며, 상기 메모리 버스를 통해 상기 시스템 메모리에 대한 데이타 판독 및 기록을 할 수 있는 중앙처리장치 (CPU)와, 시스템 버스에 의해 상기 메모리 제어기와 전기적으로 접속되고 입력/출력 버스에 의해 입력/출력 장치(input/output device)와 전기적으로 접속되는 버스 인터페이스 유니트(bus interface unit)로서, 상기 버스 인터페이스 유니트가 시스템 버스에 응답할 때 상기 시스템 버스를 유지하고, 또한 사건 설정된 세트의 동작 조건들(a predetermined set of operating condition)에 응답하여 상기 버스 인터페이스 유니트를 통해 상기 시스템 버스로 부터 상기 입력/출력 버스로 전달되는 데이타를 임시적으로 저장하며 상기 데이타가 상기 버퍼로부터 상기 입력/출력 버스로 완전히 전달되었는지 여부에 관계없이 상기 시스템 버스로부터 버퍼로의 데이타 전송이 완료된 경우 상기 시스템 버스에 대한 응답을 종료하는 변환 논리(translation logic)를 구비하는 상기 버스 인터페이스 유니트를 포함하는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 변환 논리는, 상기 버스 인터페이스 유니트내의 하드웨어로 구축되는 알고리즘에 의해 구현되는 컴퓨터 시스템.
  3. 제1항에 있어서, 상기 사전 설정된 세트의 동작 조건들중의 하나는, 상기 중앙처리 장치를 대신하여 상기 메모리 제어기가 상기 입력/출력 장치에 대해 데이타를 기록할 때 발생하는 컴퓨터 시스템.
  4. 제1항에 있어서, 상기 사전 설정된 세트의 동작 조건들중의 하나는, 상기 중앙처리 장치장치를 대신하여 상기 메모리 제어기가 상기 입력/출력 버스상에서 슬리브(slave)로 작용하는 상기 입력/출력 장치에 대해 판독 또는 기록사이클(read or write cycle)을 개시할 때 발생하고, 상기 메모리 제어기의 데이타 버스폭(data bus width)이 상기 입력/출력 장치의 상응하는 데이타 버스폭 보다 더 큰 컴퓨터 시스템.
  5. 제4항에 있어서, 상기 메모리 제어기 데이타 버스폭은 32비트이며, 상기 입력/출력 장치 데이타 버스폭은 8비트인 컴퓨터 시스템.
  6. 제4항에 있어서, 상기 메모리 제어기 데이타 버스폭은 32비트이며, 상기 입력/출력 장치 데이타 버스폭은 16비트인 컴퓨터 시스템.
  7. 제4항에 있어서, 데이타를 일시적으로 저장하는 상기 변환 논리는, 32비트의 데이타와 어드레스를 유지할 수 있는 능력을 갖는 버퍼인 컴퓨터 시스템.
  8. 제4항에 있어서, 상기 시스템 버스는 16비트까지의 데이타 전송으로 상기 버스 인터페이스 유니트와, 상기 시스템 메모리간의 판독 또는 기록 데이타의 버스트, 전송(burst transfer)을 지원하며, 상기 입력/출력 버스는 1, 2 또는 4바이트 데이타 버스폭으로 상기 입력/출력 장치와 인터페이스 유니트간의 판독 또는 기록 데이타의 전송을 지원하는 컴퓨터 시스템.
  9. 컴퓨터 시스템에서 시스템 메모리와 입력/출력 장치간에 전송된 데이타를 저장하는 방법으로서, 상기 시스템 메모리와 상기 시스템 메모리에 메모리 버스에 의해서 접속되고 상기 시스템 메모리에 대한 액세스를 제어하기 위한 메모리 제어기를 제공하는 단계와, 상기 메모리 제어기와 전기적으로 접속되며, 상기 메모리 버스를 통해 상기 시스템 메모리에 대한 데이타 판독 및 기록을 행할 수 있는 중앙처리장치를 제공하는 단계와, 시스템 버스에 의해 상기 메모리 제어기에 전기적으로 접속되고 입력/출력 버스에 의해 상기 입력/출력 장치에 전기적으로 접속되는 버스 인터페이스 유니트를 제공하는 단계와, 상기 버스 인터페이스 유니트가 상기 시스템 버스에 응답할 때 상기 버스 인터페이스 유니트는 시스템 버스를 유지하는 단계와, 상기 버스 인터페이스 유니트를 통해 상기 시스템 버스로부터 상기 입력/출력 버스로 전송된 데이타를, 사전 설정된 세트의 작동 조건들에 응답하여, 상기 버스 인터페이스 유니트의 버퍼내에 저장하는 단계와, 상기 시스템 버스로부터 상기 버퍼로의 데이타 전송이 완료된 경우 상기 데이타가 상기 버퍼로부터 상기 입력/출력 버스로 완전히 전달되었는지 여부에 관계없이 상기 시스템 버스에 대한 상기 버스 인터페이스 유니트의 응답을 종료하는 단계를 포함하는 데이타 저장 방법.
  10. 제9항에 있어서, 상기 시스템 버스는 16바이트까지의 데이타 전송으로 상기 버스 인터페이스 유니트와 상기 시스템 메모리간의 판독 또는 기록 데이타를 전송하며, 상기 입력/출력 버스는 1, 2 또는 4 바이트 데이타 버스폭으로 상기 입력/출력 장치와 상기 버스 인터페이스 유니트간의 판독 또는 기록 데이타를 전송하는 데이타 저장 방법.
  11. 제9항에 있어서, 상기 사전 설정된 세트의 동작 조건들중의 하나는, 상기 중앙 처리 장치를 대신하여 상기 메모리 제어기가 상기 입력/출력 장치에 대해 데이타를 기록할 때 발생하는 데이타 저장방법.
  12. 제9항에 있어서, 상기 사전 설정된 세트의 동작 조건들중의 하나를 상기 중앙처리 장치를 대신하여 상기 메모리 제어기가 상기 입력/출력 버스상에서 슬레이브로 작용하는 상기 입력/출력 장치에 대해 판독 또는 기록 사이클을 개시할 때 발생하며, 상기 메모리 제어기의 데이타 버스폭이 상기 입력/출력 장치의 상응하는 데이타 버스폭보다 더 큰 데이타 저장방법.
  13. 제12항에 있어서, 상기 메모리 제어기의 데이타 버스폭은 32비트이며, 상기 입력/출력 장치의 데이타 버스폭은 8비트인 데이타 저장방법.
  14. 제12항에 있어서, 상기 메모리 제어기의 데이타 버스폭은 32비트이며, 상기 입력/출력 장치의 데이타 버스폭은 16비트인 데이타 저장방법.
  15. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024700A 1991-01-02 1992-12-17 컴퓨터 시스템 및 데이타 전송 방법 KR960012356B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/816,203 US5255374A (en) 1992-01-02 1992-01-02 Bus interface logic for computer system having dual bus architecture
US816,203 1992-01-02

Publications (2)

Publication Number Publication Date
KR930016886A true KR930016886A (ko) 1993-08-30
KR960012356B1 KR960012356B1 (ko) 1996-09-18

Family

ID=25219957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024700A KR960012356B1 (ko) 1991-01-02 1992-12-17 컴퓨터 시스템 및 데이타 전송 방법

Country Status (10)

Country Link
US (1) US5255374A (ko)
EP (1) EP0553563A1 (ko)
JP (1) JPH05242015A (ko)
KR (1) KR960012356B1 (ko)
CN (1) CN1029169C (ko)
AU (1) AU652707B2 (ko)
MY (1) MY109414A (ko)
NZ (1) NZ245346A (ko)
SG (1) SG44432A1 (ko)
TW (1) TW243508B (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2744154B2 (ja) * 1991-10-24 1998-04-28 株式会社東芝 バスシステム
JPH07504773A (ja) * 1992-03-18 1995-05-25 セイコーエプソン株式会社 マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法
US5497466A (en) * 1992-07-17 1996-03-05 Texas Instruments Inc. Universal address generator
US5745791A (en) * 1992-09-16 1998-04-28 Intel Corporation System for interfacing first and second components having different data path width by generating first and second component address to read data into buffer
US5450547A (en) * 1992-10-01 1995-09-12 Xerox Corporation Bus interface using pending channel information stored in single circular queue for controlling channels of data transfer within multiple FIFO devices
US5495585A (en) * 1992-10-16 1996-02-27 Unisys Corporation Programmable timing logic system for dual bus interface
US5442754A (en) * 1992-12-04 1995-08-15 Unisys Corporation Receiving control logic system for dual bus network
US5522050A (en) * 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US5550989A (en) * 1993-05-28 1996-08-27 International Business Machines Corporation Bridge circuit that can eliminate invalid data during information transfer between buses of different bitwidths
US5687371A (en) * 1993-09-27 1997-11-11 Intel Corporation Selection from a plurality of bus operating speeds for a processor bus interface during processor reset
US5551006A (en) * 1993-09-30 1996-08-27 Intel Corporation Low cost writethrough cache coherency apparatus and method for computer systems without a cache supporting bus
US5682498A (en) * 1993-11-12 1997-10-28 Intel Corporation Computer system with dual ported memory controller and concurrent memory refresh
JPH07152721A (ja) * 1993-11-29 1995-06-16 Mitsubishi Electric Corp マイクロコンピュータ
US5446869A (en) * 1993-12-30 1995-08-29 International Business Machines Corporation Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card
US5835960A (en) * 1994-01-07 1998-11-10 Cirrus Logic, Inc. Apparatus and method for interfacing a peripheral device having a ROM BIOS to a PCI bus
US5805927A (en) * 1994-01-28 1998-09-08 Apple Computer, Inc. Direct memory access channel architecture and method for reception of network information
US5828856A (en) * 1994-01-28 1998-10-27 Apple Computer, Inc. Dual bus concurrent multi-channel direct memory access controller and method
US5655151A (en) * 1994-01-28 1997-08-05 Apple Computer, Inc. DMA controller having a plurality of DMA channels each having multiple register sets storing different information controlling respective data transfer
US5557757A (en) * 1994-02-02 1996-09-17 Advanced Micro Devices High performance integrated processor architecture including a sub-bus control unit for generating signals to control a secondary, non-multiplexed external bus
US5761450A (en) * 1994-02-24 1998-06-02 Intel Corporation Bus bridge circuit flushing buffer to a bus during one acquire/relinquish cycle by providing empty address indications
TW321744B (ko) * 1994-04-01 1997-12-01 Ibm
US5559969A (en) * 1994-08-09 1996-09-24 Unisys Corporation Method and apparatus for efficiently interfacing variable width data streams to a fixed width memory
US5577230A (en) * 1994-08-10 1996-11-19 At&T Corp. Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch
US5524235A (en) * 1994-10-14 1996-06-04 Compaq Computer Corporation System for arbitrating access to memory with dynamic priority assignment
CA2160500C (en) * 1994-11-30 1999-11-09 Amy Kulik Pci/isa bridge having an arrangement for responding to pci bridge address parity errors for internal pci slaves in the pci/isa bridge
US5613162A (en) * 1995-01-04 1997-03-18 Ast Research, Inc. Method and apparatus for performing efficient direct memory access data transfers
US6044166A (en) * 1995-01-17 2000-03-28 Sarnoff Corporation Parallel-pipelined image processing system
US5564027A (en) * 1995-04-20 1996-10-08 International Business Machines Corporation Low latency cadence selectable interface for data transfers between busses of differing frequencies
US5704058A (en) * 1995-04-21 1997-12-30 Derrick; John E. Cache bus snoop protocol for optimized multiprocessor computer system
US5793996A (en) * 1995-05-03 1998-08-11 Apple Computer, Inc. Bridge for interconnecting a computer system bus, an expansion bus and a video frame buffer
US5805843A (en) * 1996-02-01 1998-09-08 Qualcomm Incorporated Microprocessor bus interface unit for interfacing an N-bit microprocessor bus to an M-bit memory device
US5752260A (en) * 1996-04-29 1998-05-12 International Business Machines Corporation High-speed, multiple-port, interleaved cache with arbitration of multiple access addresses
US5758166A (en) * 1996-05-20 1998-05-26 Intel Corporation Method and apparatus for selectively receiving write data within a write buffer of a host bridge
US5815675A (en) * 1996-06-13 1998-09-29 Vlsi Technology, Inc. Method and apparatus for direct access to main memory by an I/O bus
US5845107A (en) * 1996-07-03 1998-12-01 Intel Corporation Signaling protocol conversion between a processor and a high-performance system bus
US6523080B1 (en) 1996-07-10 2003-02-18 International Business Machines Corporation Shared bus non-sequential data ordering method and apparatus
US5970253A (en) * 1997-01-09 1999-10-19 Unisys Corporation Priority logic for selecting and stacking data
US5822766A (en) * 1997-01-09 1998-10-13 Unisys Corporation Main memory interface for high speed data transfer
US5915126A (en) * 1997-08-12 1999-06-22 International Business Machines Corporation Computer system memory controller and method of burst data ordering translation
US6032212A (en) * 1997-08-14 2000-02-29 Goode; Jeff Device and method for interfacing PCI and VMEbus with a byte swapping circuit
EP1038368B1 (en) 1997-11-13 2013-07-31 Intellectual Ventures I LLC File transfer system
KR100290092B1 (ko) * 1997-11-19 2001-05-15 박종섭 지연 응답신호 처리 입출력 버스 인터페이스 장치
US6687865B1 (en) 1998-03-25 2004-02-03 On-Chip Technologies, Inc. On-chip service processor for test and debug of integrated circuits
US6611891B1 (en) * 1998-11-23 2003-08-26 Advanced Micro Devices, Inc. Computer resource configuration mechanism across a multi-pipe communication link
KR100606698B1 (ko) * 1999-03-16 2006-07-31 엘지전자 주식회사 인터페이스 장치
US7051218B1 (en) 2001-07-18 2006-05-23 Advanced Micro Devices, Inc. Message based power management
US7725528B1 (en) 2002-03-06 2010-05-25 Rockwell Automation Technologies, Inc. System and methodology providing optimized data exchange with industrial controller
KR100449721B1 (ko) * 2002-05-20 2004-09-22 삼성전자주식회사 서로 다른 데이터 버스 폭을 갖는 장치들을 위한인터페이스 및 이를 이용한 데이터 전송방법
KR100450680B1 (ko) * 2002-07-29 2004-10-01 삼성전자주식회사 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템
JP2004164579A (ja) * 2002-09-24 2004-06-10 Sharp Corp データバス幅変換装置およびデータ処理装置
US7152138B2 (en) * 2004-01-30 2006-12-19 Hewlett-Packard Development Company, L.P. System on a chip having a non-volatile imperfect memory
DE602005014737D1 (de) * 2004-02-05 2009-07-16 Research In Motion Ltd System und verfahren zur erkennung der breite eines datenbusses
JP2006251916A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd Ｄｍａ転送システム及びｄｍａ転送方法
KR100723496B1 (ko) * 2005-08-11 2007-06-04 삼성전자주식회사 통합 ｆｉｆｏ 메모리를 사용하는 다중-레이트 입력데이터의 동기화기 및 방법
US8386682B2 (en) * 2010-06-30 2013-02-26 Intel Corporation Method, apparatus and system for maintaining transaction coherecy in a multiple data bus platform
CN102375787A (zh) * 2010-08-12 2012-03-14 鸿富锦精密工业（深圳）有限公司 利用内存窗口实现接口的系统及方法
CN105550145B (zh) * 2015-12-09 2018-05-08 天津国芯科技有限公司 一种用于单芯片系统内双总线间的传输同步器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5697121A (en) * 1979-12-29 1981-08-05 Fujitsu Ltd Bus control system
US4371928A (en) * 1980-04-15 1983-02-01 Honeywell Information Systems Inc. Interface for controlling information transfers between main data processing systems units and a central subsystem
IT1206331B (it) * 1983-10-25 1989-04-14 Honeywell Inf Systems Architettura di sistema di elaborazione dati.
JPS61139866A (ja) * 1984-12-11 1986-06-27 Toshiba Corp マイクロプロセツサ
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
US4683534A (en) * 1985-06-17 1987-07-28 Motorola, Inc. Method and apparatus for interfacing buses of different sizes
US4831520A (en) * 1987-02-24 1989-05-16 Digital Equipment Corporation Bus interface circuit for digital data processor
AU598101B2 (en) * 1987-02-27 1990-06-14 Honeywell Bull Inc. Shared memory controller arrangement
EP0288649B1 (en) * 1987-04-22 1992-10-21 International Business Machines Corporation Memory control subsystem
GB2211326B (en) * 1987-10-16 1991-12-11 Hitachi Ltd Address bus control apparatus
US5003465A (en) * 1988-06-27 1991-03-26 International Business Machines Corp. Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device
US5003463A (en) * 1988-06-30 1991-03-26 Wang Laboratories, Inc. Interface controller with first and second buffer storage area for receiving and transmitting data between I/O bus and high speed system bus
JPH02140853A (ja) * 1988-11-21 1990-05-30 Yamaha Corp バス幅変換回路
US5146564A (en) * 1989-02-03 1992-09-08 Digital Equipment Corporation Interface between a system control unit and a service processing unit of a digital computer

Also Published As

Publication number Publication date
US5255374A (en) 1993-10-19
EP0553563A1 (en) 1993-08-04
NZ245346A (en) 1995-09-26
TW243508B (ko) 1995-03-21
SG44432A1 (en) 1997-12-19
JPH05242015A (ja) 1993-09-21
AU2979592A (en) 1993-07-08
CN1029169C (zh) 1995-06-28
MY109414A (en) 1997-01-31
KR960012356B1 (ko) 1996-09-18
AU652707B2 (en) 1994-09-01
CN1074051A (zh) 1993-07-07

Similar Documents

Publication Publication Date Title
KR930016886A (ko) 컴퓨터 시스템 및 데이타 저장방법
KR920000040A (ko) 카피-백 데이타 캐시를 구비한 데이타 치리기
KR930016888A (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
KR930016885A (ko) 컴퓨터 시스템 및 입력/출력 장치와 중앙처리장치간의 중재방법
NO891581D0 (no) Fremgangsmaate og anordning for aksessering av sidemodushukommelse i et datamaskinsystem.
ES8103868A1 (es) Un sistema para acceder a modulos de memoria
US4513369A (en) Information processing system
KR880003328A (ko) 반도체 메모리장치
KR910003499A (ko) 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하는 데이타 처리 장치
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
DK462888A (da) Dataoverfoeringskredsloeb
KR950033914A (ko) 디지탈 영상/그래픽 프로세싱을 위한 데이타 프로세서 회로 및 프로세싱 방법
KR970059914A (ko) 플래시 메모리 시스템
KR960019307A (ko) 반도체 메모리장치
KR880006607A (ko) 캐쉬 디렉토리 및 캐쉬 메모리를 가진 마이크로 프로세서 시스템
TW326512B (en) Pre-charging output peripheral for direct memory access operation
KR100247424B1 (ko) 라이트 버퍼를 이용한 외부 캐시 장치
KR940009853A (ko) 주행정 전산망시스템(ticom)의 캐시응집을 위한 버스동작 제어방법
KR100248339B1 (ko) 메모리장치용 중계회로
JP3299147B2 (ja) キャッシュ制御回路
KR920018768A (ko) 고유의 버스트 검색 기능을 가진 데이타 저장 시스템
KR960025066A (ko) 상용디램을 이용한 듀얼포트 메모리 시스템
JPH02123450A (ja) 情報処理システム
JPH10105457A (ja) メモリ制御システムおよびメモリ制御回路
JPH01161560A (ja) Ｉ／ｏ機器制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 17

EXPY Expiration of term