JPH07504773A - マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法 - Google Patents
マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法Info
- Publication number
- JPH07504773A JPH07504773A JP5516422A JP51642293A JPH07504773A JP H07504773 A JPH07504773 A JP H07504773A JP 5516422 A JP5516422 A JP 5516422A JP 51642293 A JP51642293 A JP 51642293A JP H07504773 A JPH07504773 A JP H07504773A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- memory
- width
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 特許請求の範囲は以下の通りである。 1.コンピュータ・ペースのシステムにおいて幅の異なる複数のバスにアクセス できるように構成された、現時点でそのシステムに連結されているバス上でメモ リ並びに少なくとも1つ以上のバス要求者間でデータの転送を効率的に行なうた めの、デュアル幅のメモリ・サプシステムで、そのデュアル幅のメモリ・サプシ ステムが、(a)現時点でコンピュータ・ペースのシステムに連結されているバ スの幅を確認する手段と、(b)前記のバス要求者からデータを受信するように 構成され、且つ出力されるべき前記データのブロックを選択するための選択手段 と、 (c)前記の確認された幅に一致するブロックで出力された前記データを受信し 且つ格納するための格納手段と、 から成ることを特徴とし、さらに、 前記選択手段が前記デュアル幅のメモリ・サプシステムの幅の異なるバスへのア クセスを可能にすることを特徴とするデユァル幅のメモリ・サプシステム。 2.前記システムがさらに、 (d)メモリへの転送のために個々のバイトを選択するための選択手段から成る ことを特徴とする特許請求の範囲第1項に記載のシステム。 3.バス要求者がデータ キャッシュか命令キャッシュか入出力デバイスのいず れかであることを特徴とする特許請求の範囲第1項に記載のシステム。 4.前記システムがさらに、前記データを転送するために前記選択手段と前記格 納手段との間に設けられたバス手段から成ることを特徴とし、且つ前記バス手段 が各クロック・フェーズ期間にデータを前記格納手段に渡すように構成されてい ることを特徴とする特許請求の範囲第1項に記載のシステム。 5.サプシステムがマルチプロセッサ環境で作動することを特徴とする特許請求 の範囲第1項に記載のシステム。 6.前記選択手段が複数のマルチプレクサから成ることを特徴とする特許請求の 範囲第1項に記載のシステム。 7.コンピュータ・ペースのシステムにおいて幅が異なる複数のバスにアクセス できるように構成された、現時点でそのシステムに連結されているバスを通して メモリ並びに少なくとも1つ以上のバス要求者間のデータの転送を効率的に行な うための、デュアル幅のメモリ・サプシステムで、当デュアル幅のメモリ・サプ システムが、(a)現時点でコンピュータ・ペースのシステムに連結されている バスの幅を確認する手段と、(b)前記の確認された幅に一致するブロックでバ スからデータを受信し且つ格納するための一時的な手段と、さらに、 (c)前記の一時的な手段からデータを受信するために接続され、且つコンピュ ータ・ペースのシステムの限定条件に一致するブロックで前記受信データを前記 のバス要求者に送るために接続された選択手段と、から成ることを特徴とするデ ュアル幅のメモリ・サプシステム。 8.前記バス要求者がデータ・キャッシュか命令キャッシュか入出力デバイスの いずれかであることを特徴とする特許請求の範囲第7項に記載のシステム。 9.前記サプシステムがマルチプロセッサ環境で作動することを特徴とする特許 請求の範囲第7項に記載のシステム。 10.前記システムがさらに、データが最長でも2クロック・サイクルで転送さ れるようにするための制御手段から成ることを特徴とする特許請求の範囲第7項 に記載のシステム。 11.コンピュータ・ペースのシステムにおいて1本のバスを通してバス要求者 からメモリに効率的にデータを書き込むための方法で、そのコンピュータ・ペー スのシステムが幅の異なる複数のバスにアクセスできる上うに構成されており、 前記方法が、 (1)コンピュータ・ペースのシステムに連結されたバスの幅を確認するステッ プと、 (2)前記メモリにアクセスを要求するステップと、 (3)データ・ストリームを複数のマルチプレクサの入力に送るステップと、 (4)前記データ・ストリームからデータを選択し、且つ前記選択データを前記 バスの幅に等しいプロックで一時的FIFOに格納するステップと、さらに(5 )前記FIFOからデータをはじき出し、且つそれを前記バスが使用可能になり 次第前記バスに送り出すステップと、 から成ることを特徴とする方法。 12.前記ステップ(3)で前記データ・ストリームが各クロック・フェーズ間 に前記書き込みデータFIFOの中に転送されることを特徴とする特許請求の範 囲第11項に記載の方法。 13.前記方法がさらに、そのはじき出されたデータのうちのどれがメモリに転 送されるか選択するステップから成ることを特徴とする特許請求の範囲第11項 に記載の方法。 14.コンピュータ・ペースのシステムにおいてバス要求者から求められたメモ リの記憶場所からデータを効率的に読み出すための方法で、そのコンピュータ・ ペースのシステムが幅が異なる複数のバスにアクセスできるように構成されてお り、前記方法が、 (1)コンピュータ・ペースのシステムに連結されたバスの幅を確認するステッ プと、 (2)前記メモリにアアクセスするステップと、(3)前記メモリへのアクセス が可能であると確認され次第、データ・ストリームを前記バスに送り出すステッ プと、 (4)前記バスから前記データ・ストリームを前記バスの幅に等しいブロックで FIFOに入れるステップと、(5)前記FIFOからデータをはじき出し、且 つそれを複数のマルチプレクサに入力するステップと、さらに (6)前記の複数のマルチプレクサの中にある前記データをバス要求者に送るス テップと、から成ることを特徴とする方法。 15.コンピュータ・ペースのシステムにおける幅が異なる複数のバスにアクセ スできるように構成されたデユアル幅のメモリ・サプシステムにおいて1本のバ スを通してメモリと少なくとも1つ以上のバス要求者との間でデータを効率的に 転送するための方法で、前記方法が、(1)コンピュータ・ペースのシステムに 連結されたバスの幅を確認するステップと、 (2)ステップ(1)によって確認された前記バスの幅に一致する一時的FIF Oに格納対象のデータ・ブロックを選択し、さらに前記選択データを受信し、且 つ前記の一時的FIFOに格納するステップと、さらに(3)前記一時的FIF Oに格納された前記選択データを前記メモリに書き込むステップと、 から成ることを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US85360492A | 1992-03-18 | 1992-03-18 | |
US853,604 | 1992-03-18 | ||
PCT/JP1993/000317 WO1993019424A1 (en) | 1992-03-18 | 1993-03-17 | System and method for supporting a multiple width memory subsystem |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004015516A Division JP2004185639A (ja) | 1992-03-18 | 2004-01-23 | マルチ幅のメモリ・サブシステムをサポートするための方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07504773A true JPH07504773A (ja) | 1995-05-25 |
Family
ID=25316483
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5516422A Withdrawn JPH07504773A (ja) | 1992-03-18 | 1993-03-17 | マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法 |
JP2004015516A Withdrawn JP2004185639A (ja) | 1992-03-18 | 2004-01-23 | マルチ幅のメモリ・サブシステムをサポートするための方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004015516A Withdrawn JP2004185639A (ja) | 1992-03-18 | 2004-01-23 | マルチ幅のメモリ・サブシステムをサポートするための方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US5594877A (ja) |
JP (2) | JPH07504773A (ja) |
WO (1) | WO1993019424A1 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539911A (en) | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
KR100299691B1 (ko) * | 1991-07-08 | 2001-11-22 | 구사마 사부로 | 확장가능알아이에스씨마이크로프로세서구조 |
US5493687A (en) | 1991-07-08 | 1996-02-20 | Seiko Epson Corporation | RISC microprocessor architecture implementing multiple typed register sets |
DE69311330T2 (de) | 1992-03-31 | 1997-09-25 | Seiko Epson Corp., Tokio/Tokyo | Befehlsablauffolgeplanung von einem risc-superskalarprozessor |
EP0638183B1 (en) | 1992-05-01 | 1997-03-05 | Seiko Epson Corporation | A system and method for retiring instructions in a superscalar microprocessor |
US5628021A (en) | 1992-12-31 | 1997-05-06 | Seiko Epson Corporation | System and method for assigning tags to control instruction processing in a superscalar processor |
WO1994016384A1 (en) * | 1992-12-31 | 1994-07-21 | Seiko Epson Corporation | System and method for register renaming |
US5748917A (en) * | 1994-03-18 | 1998-05-05 | Apple Computer, Inc. | Line data architecture and bus interface circuits and methods for dual-edge clocking of data to bus-linked limited capacity devices |
US5764927A (en) * | 1995-09-29 | 1998-06-09 | Allen Bradley Company, Inc. | Backplane data transfer technique for industrial automation controllers |
US5867672A (en) * | 1996-05-21 | 1999-02-02 | Integrated Device Technology, Inc. | Triple-bus FIFO buffers that can be chained together to increase buffer depth |
JPH1078934A (ja) * | 1996-07-01 | 1998-03-24 | Sun Microsyst Inc | パケット切替えコンピュータ・システムのマルチサイズ・バス結合システム |
US6014720A (en) * | 1997-05-05 | 2000-01-11 | Intel Corporation | Dynamically sizing a bus transaction for dual bus size interoperability based on bus transaction signals |
GB9802096D0 (en) | 1998-01-30 | 1998-03-25 | Sgs Thomson Microelectronics | Shared memory access |
US6301629B1 (en) * | 1998-03-03 | 2001-10-09 | Alliance Semiconductor Corporation | High speed/low speed interface with prediction cache |
JPH11259238A (ja) * | 1998-03-11 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
WO2001018639A1 (fr) * | 1999-09-08 | 2001-03-15 | Matsushita Electric Industrial Co., Ltd. | Processeur de signaux |
JP3803196B2 (ja) * | 1998-07-03 | 2006-08-02 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置、情報処理方法および記録媒体 |
US6249845B1 (en) | 1998-08-19 | 2001-06-19 | International Business Machines Corporation | Method for supporting cache control instructions within a coherency granule |
JP2001202326A (ja) * | 2000-01-21 | 2001-07-27 | Mitsubishi Electric Corp | ダイナミックバスサイジングにおける高速ブロック転送回路 |
US7895620B2 (en) * | 2000-04-07 | 2011-02-22 | Visible World, Inc. | Systems and methods for managing and distributing media content |
EP1179785A1 (en) * | 2000-08-07 | 2002-02-13 | STMicroelectronics S.r.l. | Bus interconnect system |
US7143185B1 (en) * | 2000-08-29 | 2006-11-28 | Advanced Micro Devices, Inc. | Method and apparatus for accessing external memories |
US7099383B2 (en) * | 2001-01-19 | 2006-08-29 | Raze Technologies, Inc. | Apparatus and associated method for operating upon data signals received at a receiving station of a fixed wireless access communication system |
US6904499B2 (en) * | 2001-03-30 | 2005-06-07 | Intel Corporation | Controlling cache memory in external chipset using processor |
US6678811B2 (en) * | 2001-04-07 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Memory controller with 1X/MX write capability |
US6633965B2 (en) * | 2001-04-07 | 2003-10-14 | Eric M. Rentschler | Memory controller with 1×/M× read capability |
US7054978B1 (en) * | 2001-08-16 | 2006-05-30 | Unisys Corporation | Logical PCI bus |
US6941425B2 (en) * | 2001-11-12 | 2005-09-06 | Intel Corporation | Method and apparatus for read launch optimizations in memory interconnect |
US20030093632A1 (en) * | 2001-11-12 | 2003-05-15 | Intel Corporation | Method and apparatus for sideband read return header in memory interconnect |
KR100449721B1 (ko) * | 2002-05-20 | 2004-09-22 | 삼성전자주식회사 | 서로 다른 데이터 버스 폭을 갖는 장치들을 위한인터페이스 및 이를 이용한 데이터 전송방법 |
KR100450680B1 (ko) * | 2002-07-29 | 2004-10-01 | 삼성전자주식회사 | 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템 |
FI20022113A (fi) * | 2002-11-29 | 2004-08-06 | Nokia Corp | Menetelmä ja järjestelmä väyläleveyden tunnistamiseksi, elektroniikkalaite ja oheislaite |
JP4031996B2 (ja) * | 2003-01-30 | 2008-01-09 | 富士フイルム株式会社 | メモリ装置を備えたディジタル・スチル・カメラ |
US7099985B2 (en) * | 2003-12-23 | 2006-08-29 | Intel Corporation | Using a processor to program a semiconductor memory |
US7844767B2 (en) * | 2004-05-21 | 2010-11-30 | Intel Corporation | Method for identifying bad lanes and exchanging width capabilities of two CSI agents connected across a link |
TWI260024B (en) * | 2005-01-18 | 2006-08-11 | Vivotek Inc | An architecture for reading and writing an external memory |
US7788420B2 (en) * | 2005-09-22 | 2010-08-31 | Lsi Corporation | Address buffer mode switching for varying request sizes |
JP5369941B2 (ja) * | 2009-07-02 | 2013-12-18 | コニカミノルタ株式会社 | データ処理装置、データ処理方法、およびデータ処理プログラム |
US20110296078A1 (en) * | 2010-06-01 | 2011-12-01 | Qualcomm Incorporated | Memory pool interface methods and apparatuses |
US9577854B1 (en) | 2015-08-20 | 2017-02-21 | Micron Technology, Inc. | Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding |
US10164817B2 (en) * | 2017-03-21 | 2018-12-25 | Micron Technology, Inc. | Methods and apparatuses for signal translation in a buffered memory |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2337376A1 (fr) * | 1975-12-31 | 1977-07-29 | Honeywell Bull Soc Ind | Appareil permettant le transfert de blocs de donnees de longueur variable entre deux interfaces de largeur differente |
US4514808A (en) * | 1978-04-28 | 1985-04-30 | Tokyo Shibaura Denki Kabushiki Kaisha | Data transfer system for a data processing system provided with direct memory access units |
US4453229A (en) * | 1982-03-11 | 1984-06-05 | Grumman Aerospace Corporation | Bus interface unit |
US4667305A (en) * | 1982-06-30 | 1987-05-19 | International Business Machines Corporation | Circuits for accessing a variable width data bus with a variable width data field |
US4663728A (en) * | 1984-06-20 | 1987-05-05 | Weatherford James R | Read/modify/write circuit for computer memory operation |
KR900007564B1 (ko) * | 1984-06-26 | 1990-10-15 | 모토로라 인코포레이티드 | 동적 버스를 갖는 데이터 처리기 |
US4716527A (en) * | 1984-12-10 | 1987-12-29 | Ing. C. Olivetti | Bus converter |
JPS61139866A (ja) * | 1984-12-11 | 1986-06-27 | Toshiba Corp | マイクロプロセツサ |
JPS61175845A (ja) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | マイクロプロセツサシステム |
US5265234A (en) * | 1985-05-20 | 1993-11-23 | Hitachi, Ltd. | Integrated memory circuit and function unit with selective storage of logic functions |
JPS6226561A (ja) * | 1985-07-26 | 1987-02-04 | Toshiba Corp | パ−ソナルコンピユ−タ |
JPS62165610A (ja) * | 1986-01-17 | 1987-07-22 | Toray Ind Inc | 耐熱性に優れたプラスチツク光コ−ド |
JPS62232061A (ja) * | 1986-04-02 | 1987-10-12 | Casio Comput Co Ltd | デ−タ転送処理装置 |
JPH0772886B2 (ja) * | 1986-08-01 | 1995-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ処理システム |
EP0290172A3 (en) * | 1987-04-30 | 1991-01-16 | Advanced Micro Devices, Inc. | Bidirectional fifo with variable byte boundary and data path width change |
JPS649561A (en) * | 1987-07-02 | 1989-01-12 | Seiko Epson Corp | Computer |
GB2211326B (en) * | 1987-10-16 | 1991-12-11 | Hitachi Ltd | Address bus control apparatus |
US4878166A (en) * | 1987-12-15 | 1989-10-31 | Advanced Micro Devices, Inc. | Direct memory access apparatus and methods for transferring data between buses having different performance characteristics |
US5045998A (en) * | 1988-05-26 | 1991-09-03 | International Business Machines Corporation | Method and apparatus for selectively posting write cycles using the 82385 cache controller |
US5125084A (en) * | 1988-05-26 | 1992-06-23 | Ibm Corporation | Control of pipelined operation in a microcomputer system employing dynamic bus sizing with 80386 processor and 82385 cache controller |
US5202969A (en) * | 1988-11-01 | 1993-04-13 | Hitachi, Ltd. | Single-chip-cache-buffer for selectively writing write-back and exclusively writing data-block portions to main-memory based upon indication of bits and bit-strings respectively |
US5235693A (en) * | 1989-01-27 | 1993-08-10 | Digital Equipment Corporation | Method and apparatus for reducing buffer storage in a read-modify-write operation |
US5255378A (en) * | 1989-04-05 | 1993-10-19 | Intel Corporation | Method of transferring burst data in a microprocessor |
JP2504206B2 (ja) * | 1989-07-27 | 1996-06-05 | 三菱電機株式会社 | バスコントロ―ラ |
US5224213A (en) * | 1989-09-05 | 1993-06-29 | International Business Machines Corporation | Ping-pong data buffer for transferring data from one data bus to another data bus |
JPH0484253A (ja) * | 1990-07-26 | 1992-03-17 | Mitsubishi Electric Corp | バス幅制御回路 |
KR0181471B1 (ko) * | 1990-07-27 | 1999-05-15 | 윌리암 피.브레이든 | 컴퓨터 데이타 경로배정 시스템 |
US5191653A (en) * | 1990-12-28 | 1993-03-02 | Apple Computer, Inc. | Io adapter for system and io buses having different protocols and speeds |
US5255374A (en) * | 1992-01-02 | 1993-10-19 | International Business Machines Corporation | Bus interface logic for computer system having dual bus architecture |
US5440752A (en) * | 1991-07-08 | 1995-08-08 | Seiko Epson Corporation | Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU |
US5617546A (en) * | 1993-12-22 | 1997-04-01 | Acer Incorporated | Data bus architecture compatible with 32-bit and 64-bit processors |
US5611071A (en) * | 1995-04-19 | 1997-03-11 | Cyrix Corporation | Split replacement cycles for sectored cache lines in a 64-bit microprocessor interfaced to a 32-bit bus architecture |
-
1993
- 1993-03-17 JP JP5516422A patent/JPH07504773A/ja not_active Withdrawn
- 1993-03-17 WO PCT/JP1993/000317 patent/WO1993019424A1/en active Search and Examination
-
1994
- 1994-10-05 US US08/317,839 patent/US5594877A/en not_active Expired - Lifetime
-
1996
- 1996-11-27 US US08/757,252 patent/US5887148A/en not_active Expired - Lifetime
-
1999
- 1999-02-19 US US09/252,657 patent/US6047348A/en not_active Expired - Fee Related
-
2004
- 2004-01-23 JP JP2004015516A patent/JP2004185639A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2004185639A (ja) | 2004-07-02 |
US6047348A (en) | 2000-04-04 |
US5887148A (en) | 1999-03-23 |
US5594877A (en) | 1997-01-14 |
WO1993019424A1 (en) | 1993-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07504773A (ja) | マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法 | |
US5003465A (en) | Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device | |
JP3765586B2 (ja) | 多重プロセッサコンピューターシステムのアーキテクチャ | |
US5459842A (en) | System for combining data from multiple CPU write requests via buffers and using read-modify-write operation to write the combined data to the memory | |
US6295586B1 (en) | Queue based memory controller | |
US5471632A (en) | System for transferring data between a processor and a system bus including a device which packs, unpacks, or buffers data blocks being transferred | |
US6636927B1 (en) | Bridge device for transferring data using master-specific prefetch sizes | |
EP0700003B1 (en) | Data processor with controlled burst memory accesses and method therefor | |
US5919254A (en) | Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple processing system | |
US20070055813A1 (en) | Accessing external memory from an integrated circuit | |
US5911053A (en) | Method and apparatus for changing data transfer widths in a computer system | |
US6907514B2 (en) | Microcomputer and microcomputer system | |
KR100637947B1 (ko) | 데이터의 순차적 니블 버스트 오더링메모리 장치 및 그 방법 | |
KR20040030049A (ko) | 읽기 및 쓰기 동작에 여러 다른 버스트 순서 어드레싱을가진 메모리 소자 | |
US5924120A (en) | Method and apparatus for maximizing utilization of an internal processor bus in the context of external transactions running at speeds fractionally greater than internal transaction times | |
US5812803A (en) | Method and apparatus for controlling data transfers between a bus and a memory device using a multi-chip memory controller | |
US7293126B2 (en) | Enhanced structure of extensible time-sharing bus capable of reducing pin number, extending memory capacity, and performing I/O mapping access and block access | |
JP2008544348A (ja) | メモリーコントローラ及びネットワークとメモリーの結合方法 | |
EP1449087A1 (en) | Bandwidth enhancement for uncached devices | |
US6016526A (en) | Method and apparatus for transferring data between buses having differing ordering policies via the use of autonomous units | |
US7457901B2 (en) | Microprocessor apparatus and method for enabling variable width data transfers | |
US5805843A (en) | Microprocessor bus interface unit for interfacing an N-bit microprocessor bus to an M-bit memory device | |
US6865638B1 (en) | Apparatus and method for transferring multi-byte words in a fly-by DMA operation | |
US5951668A (en) | Method and system for transferring data between buses having differing ordering policies | |
JP2682789B2 (ja) | コンピュータ入出力キャッシュ・システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050616 |