JP5369941B2

JP5369941B2 - データ処理装置、データ処理方法、およびデータ処理プログラム

Info

Publication number: JP5369941B2
Application number: JP2009157762A
Authority: JP
Inventors: 孝一郎阿部
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2009-07-02
Filing date: 2009-07-02
Publication date: 2013-12-18
Anticipated expiration: 2029-07-02
Also published as: JP2011013949A

Description

本発明は、データ処理装置、データ処理方法、およびデータ処理プログラムに関する。本発明は、特に、メモリを増設した際のメモリアクセスを制御するためのデータ処理装置、データ処理方法、およびデータ処理プログラムに関する。

メモリにアクセスする際のバス幅を最大バス幅の範囲内で切り替え可能なＣＰＵが存在する（特許文献１参照）。

例えば６４ビットの最大バス幅の範囲内でバス幅を切り替え可能なＣＰＵとメモリとを含む回路において、同じ容量のメモリを搭載する場合には、メモリの高容量化に伴ってメモリを少ない個数の素子で構成する結果、メモリにアクセスする際のバス幅を狭くせざるを得なくなる。このことは、最小限のメモリ素子でメモリを構成することができるため、メモリの実装スペース、消費電力、およびコストの面から有利ではあるが、一方、性能面では、以下のような制約が生じる。

例えば２５６ＭＢ（Ｍバイト）のメモリ容量を構成する場合、容量５１２Ｍビットのメモリ素子（バス幅１６ビット）４個で構成し、ＣＰＵは６４ビットのバス幅を使用してメモリにアクセスすることができる。しかし、メモリの高容量化に伴って容量１Ｇビットのメモリ素子（バス幅１６ビット）が主流になると、２５６ＭＢのメモリ容量を構成する場合、１Ｇビットのメモリ素子２個でレジデントメモリを構成せざるを得ない。したがって、メモリにアクセスする場合のバス幅は、メモリ素子（バス幅１６ビット）２個に対応して、３２ビットのバス幅となる。このため、ＣＰＵの最大バス幅（６４ビット）に合わせることができなくなり、データの転送速度が最大バス幅でアクセスする場合と比較して半減する結果となっていた。

このような状況の中でメモリの増設を行う場合、一般に、市販のＤＩＭＭ（ＤｕａｌＩｎｌｉｎｅＭｅｍｏｒｙＭｏｄｕｌｅ）が使用される。

しかしながら、ＤＩＭＭは６４ビットのバス幅を有するものが現在主流であり、ＤＩＭＭのバス幅は予め搭載されているレジデントメモリの３２ビットのバス幅よりも大きい。したがって、アクセスの容易さから使用するバス幅を小さい方のバス幅に合わせてレジデントメモリと増設メモリであるＤＩＭＭとにアクセスすると、ＤＩＭＭ（バス幅６４ビット）における残りの３２ビット幅に対応するメモリ部分を使用することができない、という問題があった。

一方、特許文献１には、動作中に３２ビットのバス幅と１６ビットのバス幅とに切り替え可能なＣＰＵに、１６ビットのバス幅を有するメモリ素子を１つ又は複数接続できるようにした技術が提案されている。しかし、この特許文献１に記載の技術は、最大バス幅よりも小さいバス幅のメモリ素子を増設することを可能にして、メモリの占有面積を小さくするための技術に過ぎない。つまり、特許文献１に記載の技術は、レジデントメモリに対してＤＩＭＭを増設した場合にＤＩＭＭにおける未使用部分が発生する事態に対処する技術を提供するものではない。

特開平１０−１２４３８６号公報

本発明は上述した課題に鑑みてなされたものであり、本発明の目的は、レジデントメモリが接続されたＣＰＵに対して、レジデントメモリのバス幅よりも大きいバス幅を有する増設メモリが接続された場合、増設メモリにおける従来未使用の部分を有効に活用することができる、データ処理装置、データ処理方法、およびデータ処理プログラムを提供することにある。

本発明の上記目的は、下記の手段によって達成される。

（１）メモリにアクセスする際のバス幅を第１のバス幅と当該第１のバス幅よりも大きい第２のバス幅とに切り替え可能なＣＰＵと、前記ＣＰＵと接続され前記第１のバス幅を有する第１のメモリと、所定のバス幅を有する複数個のメモリ素子から構成され前記第２のバス幅を有する第２のメモリが前記ＣＰＵと接続された場合、前記第１のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である、前記第１のバス幅と同じバス幅となる個数の前記メモリ素子の総メモリ容量と前記第１のメモリの全メモリ容量との和と、前記第２のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である前記第２のメモリの全メモリ容量とを比較する比較手段と、前記比較手段による比較の結果に基づいて、前記第１のバス幅および前記第２のバス幅のうち、前記ＣＰＵがアクセス可能なメモリ容量が大きくなる方のバス幅を使用することを決定する決定手段と、を有することを特徴とするデータ処理装置。

（２）前記第１のバス幅を使用する場合、前記ＣＰＵは前記第１のバス幅を使用して前記第１のメモリおよび前記第２のメモリとアクセスし、前記第２のバス幅を使用する場合、前記ＣＰＵは前記第２のバス幅を使用して前記第２のメモリとアクセスすることを特徴とする上記（１）に記載のデータ処理装置。

（３）前記決定手段により前記第２のバス幅を使用することが決定された場合、前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであるか否かを判断する判断手段と、前記判断手段により前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであると判断された場合、前記第２のメモリのアクセススピードを、前記ＣＰＵが前記第２のメモリにアクセスする際のスピードとして設定する設定手段と、をさらに有することを特徴とする上記（１）または（２）に記載のデータ処理装置。

（４）前記第２のバス幅は、前記第１のバス幅の２倍であることを特徴とする上記（１）〜（３）のいずれか１項に記載のデータ処理装置。

（５）前記データ処理装置は、画像処理を実行する画像処理装置であることを特徴とする上記（１）〜（４）のいずれか１項に記載のデータ処理装置。

（６）メモリにアクセスする際のバス幅を第１のバス幅と当該第１のバス幅よりも大きい第２のバス幅とに切り替え可能であり前記第１のバス幅を有する第１のメモリが接続されたＣＰＵに対して、所定のバス幅を有する複数個のメモリ素子から構成され前記第２のバス幅を有する第２のメモリが接続された場合、前記第１のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である、前記第１のバス幅と同じバス幅となる個数の前記メモリ素子の総メモリ容量と前記第１のメモリの全メモリ容量との和と、前記第２のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である前記第２のメモリの全メモリ容量とを比較するステップ（ａ）と、前記ステップ（ａ）における比較の結果に基づいて、前記第１のバス幅および前記第２のバス幅のうち、前記ＣＰＵがアクセス可能なメモリ容量が大きくなる方のバス幅を使用することを決定するステップ（ｂ）と、を有することを特徴とするデータ処理方法。

（７）前記第１のバス幅を使用する場合、前記ＣＰＵは前記第１のバス幅を使用して前記第１のメモリおよび前記第２のメモリとアクセスし、前記第２のバス幅を使用する場合、前記ＣＰＵは前記第２のバス幅を使用して前記第２のメモリとアクセスすることを特徴とする上記（６）に記載のデータ処理方法。

（８）前記ステップ（ｂ）において前記第２のバス幅を使用することが決定された場合、前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであるか否かを判断するステップ（ｃ）と、前記ステップ（ｃ）において前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであると判断された場合、前記第２のメモリのアクセススピードを、前記ＣＰＵが前記第２のメモリにアクセスする際のスピードとして設定するステップ（ｄ）と、をさらに有することを特徴とする上記（６）または（７）に記載のデータ処理方法。

（９）前記第２のバス幅は、前記第１のバス幅の２倍であることを特徴とする上記（６）〜（８）のいずれか１項に記載のデータ処理方法。

（１０）画像処理を実行する画像処理装置において使用されることを特徴とする上記（６）〜（９）のいずれか１項に記載のデータ処理方法。

（１１）メモリにアクセスする際のバス幅を第１のバス幅と当該第１のバス幅よりも大きい第２のバス幅とに切り替え可能であり前記第１のバス幅を有する第１のメモリが接続されたＣＰＵに対して、所定のバス幅を有する複数個のメモリ素子から構成され前記第２のバス幅を有する第２のメモリが接続された場合、前記第１のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である、前記第１のバス幅と同じバス幅となる個数の前記メモリ素子の総メモリ容量と前記第１のメモリの全メモリ容量との和と、前記第２のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である前記第２のメモリの全メモリ容量とを比較する手順（ａ）と、前記手順（ａ）における比較の結果に基づいて、前記第１のバス幅および前記第２のバス幅のうち、前記ＣＰＵがアクセス可能なメモリ容量が大きくなる方のバス幅を使用することを決定する手順（ｂ）と、を有するデータ処理をコンピュータに実行させるためのデータ処理プログラム。

（１２）前記第１のバス幅を使用する場合、前記ＣＰＵは前記第１のバス幅を使用して前記第１のメモリおよび前記第２のメモリとアクセスし、前記第２のバス幅を使用する場合、前記ＣＰＵは前記第２のバス幅を使用して前記第２のメモリとアクセスすることを特徴とする上記（１１）に記載のデータ処理プログラム。

（１３）前記データ処理は、前記手順（ｂ）において前記第２のバス幅を使用することが決定された場合、前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであるか否かを判断する手順（ｃ）と、前記手順（ｃ）において前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであると判断された場合、前記第２のメモリのアクセススピードを、前記ＣＰＵが前記第２のメモリにアクセスする際のスピードとして設定する手順（ｄ）と、をさらに有することを特徴とする上記（１１）または（１２）に記載のデータ処理プログラム。

（１４）前記第２のバス幅は、前記第１のバス幅の２倍であることを特徴とする上記（１１）〜（１３）のいずれか１項に記載のデータ処理プログラム。

（１５）前記コンピュータは、画像処理を実行する画像処理装置であることを特徴とする上記（１１）〜（１４）のいずれか１項に記載のデータ処理プログラム。

（１６）上記（１１）〜（１５）のいずれか１項に記載のデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体。

本発明によれば、第１のメモリとしてのレジデントメモリが接続されたＣＰＵに対して、レジデントメモリのバス幅よりも大きいバス幅を有する第２のメモリとしての増設メモリが接続された場合、増設メモリにおける従来未使用の部分を有効に活用することが可能となる。すなわち従来利用されずに捨てていたメモリ資源を有効に活用し得る。

本発明の一実施形態に係る画像処理装置が適用された画像形成システムの全体構成を示すブロック図である。プリンタコントローラの要部の構成を示すブロック図である。ＲＡＭの詳細構成をＣＰＵとともに示す図である。プリンタコントローラにおけるメモリを増設した際のメモリアクセスに関する制御の手順を示すフローチャートである。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係る画像処理装置が適用された画像形成システムの全体構成を示すブロック図である。

本実施形態に係る画像形成システムは、ユーザの指示に従い印刷ジョブを生成するクライアント装置としてのＰＣ１と、ＰＣ１から受信した印刷ジョブに基づき印刷を実行する画像形成装置としてのＭＦＰ２とを備えており、これらはネットワーク５により相互に通信可能に接続されている。なお、ＰＣ１とＭＦＰ２とは、ネットワーク５を介することなく直接機器間で接続（ローカル接続）されてもよい。

ここで、ＭＦＰ２は、ＰＣ１から受信した印刷ジョブに対してラスタライズ処理等の各種画像処理を実行する画像処理装置としてのプリンタコントローラ３と、プリンタコントローラ３から転送された画像処理済みの画像データに基づき印刷を実行する印刷装置としてのプリンタエンジン４とを有している。但し、画像処理装置としてのプリンタコントローラ３は、本実施形態のようにＭＦＰ２に内包された装置ではなく、ＭＦＰ２から独立した単独の装置であってもよい。

図２は、プリンタコントローラ３の要部の構成を示すブロック図である。

図２に示すように、プリンタコントローラ３は、装置全体の制御および各種演算処理を行うＣＰＵ３１、作業領域として一時的にプログラムやデータを記憶するためのＲＡＭ３２、ＢＯＯＴプログラム等の各種のプログラムやデータを格納するための不揮発性のメモリであるＲＯＭ３３、各種のプログラムやデータを保存するための外部記憶装置としてのハードディスク３９、およびプリンタエンジン４と通信するためのプリンタエンジン用インタフェース３４を有する。

プリンタコントローラ３は、ネットワーク５と物理的に接続するためのＬＡＮ用コネクタ３６を有している。そして、プリンタコントローラ３は、ＰＨＹインタフェース３５を介して、ネットワーク５上のＰＣ１と通信することができ、例えばＰＣ１から印刷ジョブを受信する。

また、プリンタコントローラ３は、外部シリアルバスを通じてＵＳＢデバイスと物理的に接続するためのＵＳＢデバイス用コネクタ３７と、外部シリアルバスを通じてＵＳＢホストと物理的に接続するためのＵＳＢホスト用コネクタ３８とを有している。ＵＳＢデバイスとしては、例えば外部メモリ、保守用装置、キーボード等が挙げられる。また、ＵＳＢホストとしては、ＰＣ等が挙げられる。

ＣＰＵ３１は、メモリにアクセスする際のバス幅を最大バス幅（ここでは６４ビット）の範囲内で切り替えることができる。本実施形態では、ＣＰＵ３１は、メモリにアクセスする際のバス幅を３２ビットのバス幅（３２ビット幅）と６４ビットのバス幅（６４ビット幅）とに切り替え可能である。

ＲＡＭ３２は、ＤＲＡＭのＤＤＲ２と称されるメモリ素子から構成されており、ＲＯＭ３３やハードディスク３９からのプログラムのローディング、受信したデータの格納、および画像処理の際の作業領域として使用される。

図３は、ＲＡＭ３２の詳細構成をＣＰＵ３１とともに示す図である。

ＲＡＭ３２は、プリンタコントローラ３に予め標準で搭載されるレジデントメモリ３２１を有している。レジデントメモリ３２１は、本実施形態では、２個のメモリ素子（バス幅１６ビット）３２１１，３２１２から構成される。両メモリ素子３２１１，３２１２の合計３２本のデータピンは、ＣＰＵ３１のＤ０〜Ｄ３１のデータピンに接続されている。

また、プリンタコントローラ３は、メモリの増設を行う場合のために、ＤＩＭＭ３２２を差し込むためのメモリスロット３２３を図示しないマザーボード上に備えている。

ＤＩＭＭ３２２は、４個のメモリ素子（バス幅１６ビット）３２２１〜３２２４から構成される。ＤＩＭＭ３２２がメモリスロット３２３に差し込まれることによって、４個のメモリ素子３２２１〜３２２４の合計６４本のデータピンは、図３に示すようにＣＰＵ３１のＤ０〜Ｄ６３のデータピンに接続されるようになっている。

また、ＤＩＭＭ３２２は、ＳＰＤ（ＳｅｒｉａｌＰｒｅｓｅｎｃｅＤｅｔｅｃｔｉｏｎ）３２２５を備えている。ＳＰＤ３２２５には、ＤＩＭＭ３２２のメモリ容量、アクセススピード等の情報が格納されている。ＤＩＭＭ３２２がメモリスロット３２３に差し込まれることによって、ＳＰＤ３２２５は、ＣＰＵ３１のピン（Ｉ２Ｃ）に接続されるようになっている。

次に、図４を参照して、プリンタコントローラ３におけるメモリを増設した際のメモリアクセスに関する制御について説明する。図４のフローチャートにより示されるアルゴリズムは、プリンタコントローラ３のＲＯＭ３３等の記憶部にプログラムとして記憶されており、当該プログラムがＣＰＵ３１によってＲＡＭ３２上に読み出されて実行される。

電源がＯＮされると、まず、ＣＰＵ３１は、プリンタコントローラ３にＤＩＭＭ３２２が搭載されているか否か、すなわちＤＩＭＭ３２２がＣＰＵ３１と接続されたか否かを判断する（Ｓ１０１）。具体的には、ＣＰＵ３１は、ＤＩＭＭ３２２上に備えられているＳＰＤ３２２５にアクセスできるか否かによって判断される。

ＤＩＭＭ３２２が搭載されていないと判断された場合（Ｓ１０１：ＮＯ）、ＣＰＵ３１は、３２ビットのバス幅を使用してレジデントメモリ３２１とアクセスすることを決定する（Ｓ１０２）。

続いて、ステップＳ１０３では、ＣＰＵ３１は、レジデントメモリ３２１のアクセススピードを、メモリにアクセスする際のスピードとして設定する。

一方、ＤＩＭＭ３２２が搭載されていると判断された場合（Ｓ１０１：ＹＥＳ）、増設されたＤＩＭＭ３２２のメモリ容量（以下、「ＤＩＭＭ容量」ともいう。）がレジデントメモリ３２１のメモリ容量（以下、「レジデント容量」ともいう。）の２倍以上であるか否かが判断される（Ｓ１０４）。ここで、ＤＩＭＭ容量は、ＣＰＵ３１がＤＩＭＭ３２２上に備えられているＳＰＤ３２２５にアクセスした際に取得される。

このステップＳ１０４では、３２ビットのバス幅を使用してＣＰＵ３１がアクセス可能なメモリの容量と、６４ビットのバス幅を使用してＣＰＵ３１がアクセス可能なメモリの容量とが比較され、６４ビットのバス幅を使用してＣＰＵ３１がアクセス可能なメモリの容量の方が大きくなるか否かが判断される。

ＤＩＭＭ容量がレジデント容量の２倍未満であると判断された場合（Ｓ１０４：ＮＯ）、ＣＰＵ３１は、３２ビットのバス幅を使用してレジデントメモリ３２１およびＤＩＭＭ３２２とアクセスすることを決定する（Ｓ１０５）。この場合、ＤＩＭＭ容量＜（ＤＩＭＭ容量／２＋レジデント容量）が成立する。つまり、３２ビットのバス幅を使用してＣＰＵ３１がアクセス可能なメモリの容量（ＤＩＭＭ容量／２＋レジデント容量）の方が、６４ビットのバス幅を使用してＣＰＵ３１がアクセス可能なメモリの容量（ＤＩＭＭ容量）よりも大きくなる。

続いて、ステップＳ１０６では、ＣＰＵ３１は、レジデントメモリ３２１のアクセススピードを、メモリにアクセスする際のスピードとして設定する。

一方、ＤＩＭＭ３２２のメモリ容量がレジデントメモリ３２１のメモリ容量の２倍以上であると判断された場合（Ｓ１０４：ＹＥＳ）、ＣＰＵ３１は、６４ビットのバス幅を使用してＤＩＭＭ３２２とアクセスすることを決定する（Ｓ１０７）。この場合、ＤＩＭＭ容量≧（ＤＩＭＭ容量／２＋レジデント容量）が成立する。つまり、６４ビットのバス幅を使用してＣＰＵ３１がアクセス可能なメモリの容量（ＤＩＭＭ容量）の方が、３２ビットのバス幅を使用してＣＰＵ３１がアクセス可能なメモリの容量（ＤＩＭＭ容量／２＋レジデント容量）よりも大きくなる。

より具体的に説明すれば、例えば、レジデントメモリ（容量２５６ＭＢ、３２ビット幅）を使用しているところに、ＤＩＭＭ（６４ビット幅）を増設する場合を考える。レジデント容量（２５６ＭＢ）の２倍以上の容量（５１２ＭＢ以上）のＤＩＭＭを増設した場合、ＤＩＭＭ容量≧（ＤＩＭＭ容量／２＋レジデント容量）が成立するので、６４ビットのバス幅でＤＩＭＭを使用した方が、３２ビットのバス幅でレジデントメモリおよびＤＩＭＭを使用するよりも、ＣＰＵ３１がアクセス可能なメモリの容量が大きくなる。しかも、転送速度は、３２ビットのバス幅でレジデントメモリおよびＤＩＭＭを使用した場合には、アクセスのクロック周波数が２６７ＭＨｚであるとすると、２６７×２×３２／８＝２１３６ＭＢ／Ｓ＝２．１３６ＧＢ／Ｓとなるのに対し、６４ビットのバス幅でＤＩＭＭを使用した場合には、６４ビット幅で転送できるため、２倍の４．２７２ＧＢ／Ｓとなる。したがって、レジデント容量の２倍以上の容量のＤＩＭＭを増設した場合、６４ビットのバス幅でＤＩＭＭを使用した方が有利である。

一方、レジデント容量（２５６ＭＢ）の２倍未満の容量（５１２ＭＢ未満）のＤＩＭＭを増設した場合、ＤＩＭＭ容量＜（ＤＩＭＭ容量／２＋レジデント容量）が成立するので、３２ビットのバス幅でレジデントメモリおよびＤＩＭＭを使用した方が、６４ビットのバス幅でＤＩＭＭを使用するよりも、ＣＰＵ３１がアクセス可能なメモリの容量が大きくなる。この場合、メモリを増設するのはメモリ容量をアップしたい意図が存在する観点から、３２ビットのバス幅でレジデントメモリおよびＤＩＭＭを使用した方が有利である。

ステップＳ１０８では、ＤＩＭＭ３２２のアクセススピードはＣＰＵ３１が設定可能なアクセススピードであるか否かが判断される。ここで、ＤＩＭＭ３２２のアクセススピードは、ＣＰＵ３１がＤＩＭＭ３２２上に備えられているＳＰＤ３２２５にアクセスした際に取得される。

ＤＩＭＭ３２２のアクセススピードをＣＰＵ３１が設定可能であると判断された場合（Ｓ１０８：ＹＥＳ）、ＣＰＵ３１は、ＤＩＭＭ３２２のアクセススピードを、メモリへのアクセススピードとして設定する（Ｓ１０９）。

すなわち、予め設定可能と確認されていたアクセススピード内であれば、増設されたＤＩＭＭ３２２仕様の速いアクセススピードを使用することにより、更に高速なデータ転送が可能となる。

一方、ＤＩＭＭ３２２のアクセススピードをＣＰＵ３１が設定可能でないと判断された場合には（Ｓ１０８：ＮＯ）、ＣＰＵ３１は、設定可能なアクセススピードの中からＤＩＭＭ３２２のアクセススピードに最も近いスピードを選択してアクセススピードとして設定する（Ｓ１１０）。

このように本実施形態では、メモリにアクセスする際のバス幅を３２ビットのバス幅と６４ビットのバス幅とに切り替え可能であり３２ビットのバス幅を有するレジデントメモリ３２１が接続されたＣＰＵ３１に対して、６４ビットのバス幅を有するＤＩＭＭ３２２が接続された場合、プリンタコントローラ３は、３２ビットのバス幅を使用してＣＰＵ３１がアクセス可能なメモリ容量と６４ビットのバス幅を使用してＣＰＵ３１がアクセス可能なメモリ容量とを比較し、比較の結果に基づいて、３２ビットのバス幅および６４ビットのバス幅のうち、ＣＰＵ３１がアクセス可能なメモリ容量が大きくなる方のバス幅を使用することを決定する。

したがって、本実施形態によれば、レジデントメモリが接続されたＣＰＵに対して、レジデントメモリのバス幅よりも大きいバス幅を有する増設メモリが接続された場合、増設メモリにおける従来未使用の部分を有効に活用することが可能となる。すなわち従来利用されずに捨てていたメモリ資源を有効に活用し得る。

本発明は、上記した実施形態のみに限定されるものではなく、特許請求の範囲内において、種々改変することができる。

例えば、上記実施形態においてＭＦＰが画像形成装置として使用されているが、本発明においてはプリンタ、複写機等の他の画像形成装置が使用されてもよい。

また、上記実施形態では、レジデントメモリ３２１のバス幅が３２ビット、ＤＩＭＭ３２２のバス幅が６４ビットである場合について説明したが、本発明はこれに限定されるものではなく、ＤＩＭＭ３２２のバス幅がレジデントメモリ３２１のバス幅の２倍である他の場合に容易に適用可能である。更には、本発明は、ＤＩＭＭ３２２のバス幅がレジデントメモリ３２１のバス幅よりも大きい種々の場合にも適用可能である。

また、上記実施形態では、画像処理を実行する画像処理装置（データ処理装置）としてのプリンタコントローラ３に本発明が適用される場合について説明した。プリンタコントローラ３は、ラスタライズ処理等の各種画像処理を実行する際に大容量のデータ処理が必要となるため、本発明を適用するのに好ましいものであるが、本発明はこれに限定されるものではなく、他のデータ処理装置にも適用可能である。

本実施形態の画像処理装置における各種処理を行う手段および方法は、専用のハードウェア回路、またはプログラムされたコンピュータのいずれによっても実現することが可能である。上記プログラムは、例えばフレキシブルディスクやＣＤ−ＲＯＭなどのコンピュータ読み取り可能な記録媒体によって提供されてもよいし、インターネット等のネットワークを介してオンラインで提供されてもよい。この場合、コンピュータ読み取り可能な記録媒体に記録されたプログラムは、通常、ハードディスク等の記憶部に転送されて記憶される。また、上記プログラムは、単独のアプリケーションソフトとして提供されてもよいし、画像処理装置の一機能としてその装置のソフトウエアに組み込まれてもよい。

１ＰＣ、
２ＭＦＰ、
３プリンタコントローラ（画像処理装置）、
３１ＣＰＵ、
３２ＲＡＭ、
３２１レジデントメモリ（第１のメモリ）、
３２２ＤＩＭＭ（第２のメモリ）、
３３ＲＯＭ、
４プリンタエンジン、
５ネットワーク。

Claims

メモリにアクセスする際のバス幅を第１のバス幅と当該第１のバス幅よりも大きい第２のバス幅とに切り替え可能なＣＰＵと、
前記ＣＰＵと接続され前記第１のバス幅を有する第１のメモリと、
所定のバス幅を有する複数個のメモリ素子から構成され前記第２のバス幅を有する第２のメモリが前記ＣＰＵと接続された場合、前記第１のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である、前記第１のバス幅と同じバス幅となる個数の前記メモリ素子の総メモリ容量と前記第１のメモリの全メモリ容量との和と、前記第２のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である前記第２のメモリの全メモリ容量とを比較する比較手段と、
前記比較手段による比較の結果に基づいて、前記第１のバス幅および前記第２のバス幅のうち、前記ＣＰＵがアクセス可能なメモリ容量が大きくなる方のバス幅を使用することを決定する決定手段と、
を有することを特徴とするデータ処理装置。
前記第１のバス幅を使用する場合、前記ＣＰＵは前記第１のバス幅を使用して前記第１のメモリおよび前記第２のメモリとアクセスし、前記第２のバス幅を使用する場合、前記ＣＰＵは前記第２のバス幅を使用して前記第２のメモリとアクセスすることを特徴とする請求項１に記載のデータ処理装置。
前記決定手段により前記第２のバス幅を使用することが決定された場合、前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであるか否かを判断する判断手段と、
前記判断手段により前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであると判断された場合、前記第２のメモリのアクセススピードを、前記ＣＰＵが前記第２のメモリにアクセスする際のスピードとして設定する設定手段と、
をさらに有することを特徴とする請求項１または２に記載のデータ処理装置。
前記第２のバス幅は、前記第１のバス幅の２倍であることを特徴とする請求項１〜３のいずれか１項に記載のデータ処理装置。
前記データ処理装置は、画像処理を実行する画像処理装置であることを特徴とする請求項１〜４のいずれか１項に記載のデータ処理装置。
メモリにアクセスする際のバス幅を第１のバス幅と当該第１のバス幅よりも大きい第２のバス幅とに切り替え可能であり前記第１のバス幅を有する第１のメモリが接続されたＣＰＵに対して、所定のバス幅を有する複数個のメモリ素子から構成され前記第２のバス幅を有する第２のメモリが接続された場合、前記第１のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である、前記第１のバス幅と同じバス幅となる個数の前記メモリ素子の総メモリ容量と前記第１のメモリの全メモリ容量との和と、前記第２のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である前記第２のメモリの全メモリ容量とを比較するステップ（ａ）と、
前記ステップ（ａ）における比較の結果に基づいて、前記第１のバス幅および前記第２のバス幅のうち、前記ＣＰＵがアクセス可能なメモリ容量が大きくなる方のバス幅を使用することを決定するステップ（ｂ）と、
を有することを特徴とするデータ処理方法。
前記第１のバス幅を使用する場合、前記ＣＰＵは前記第１のバス幅を使用して前記第１のメモリおよび前記第２のメモリとアクセスし、前記第２のバス幅を使用する場合、前記ＣＰＵは前記第２のバス幅を使用して前記第２のメモリとアクセスすることを特徴とする請求項６に記載のデータ処理方法。
前記ステップ（ｂ）において前記第２のバス幅を使用することが決定された場合、前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであるか否かを判断するステップ（ｃ）と、
前記ステップ（ｃ）において前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであると判断された場合、前記第２のメモリのアクセススピードを、前記ＣＰＵが前記第２のメモリにアクセスする際のスピードとして設定するステップ（ｄ）と、
をさらに有することを特徴とする請求項６または７に記載のデータ処理方法。
前記第２のバス幅は、前記第１のバス幅の２倍であることを特徴とする請求項６〜８のいずれか１項に記載のデータ処理方法。
画像処理を実行する画像処理装置において使用されることを特徴とする請求項６〜９のいずれか１項に記載のデータ処理方法。
メモリにアクセスする際のバス幅を第１のバス幅と当該第１のバス幅よりも大きい第２のバス幅とに切り替え可能であり前記第１のバス幅を有する第１のメモリが接続されたＣＰＵに対して、所定のバス幅を有する複数個のメモリ素子から構成され前記第２のバス幅を有する第２のメモリが接続された場合、前記第１のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である、前記第１のバス幅と同じバス幅となる個数の前記メモリ素子の総メモリ容量と前記第１のメモリの全メモリ容量との和と、前記第２のバス幅を使用して前記ＣＰＵがアクセス可能なメモリ容量である前記第２のメモリの全メモリ容量とを比較する手順（ａ）と、
前記手順（ａ）における比較の結果に基づいて、前記第１のバス幅および前記第２のバス幅のうち、前記ＣＰＵがアクセス可能なメモリ容量が大きくなる方のバス幅を使用することを決定する手順（ｂ）と、
を有するデータ処理をコンピュータに実行させるためのデータ処理プログラム。
前記第１のバス幅を使用する場合、前記ＣＰＵは前記第１のバス幅を使用して前記第１のメモリおよび前記第２のメモリとアクセスし、前記第２のバス幅を使用する場合、前記ＣＰＵは前記第２のバス幅を使用して前記第２のメモリとアクセスすることを特徴とする請求項１１に記載のデータ処理プログラム。
前記データ処理は、
前記手順（ｂ）において前記第２のバス幅を使用することが決定された場合、前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであるか否かを判断する手順（ｃ）と、
前記手順（ｃ）において前記第２のメモリのアクセススピードは前記ＣＰＵが設定可能なアクセススピードであると判断された場合、前記第２のメモリのアクセススピードを、前記ＣＰＵが前記第２のメモリにアクセスする際のスピードとして設定する手順（ｄ）と、
をさらに有することを特徴とする請求項１１または１２に記載のデータ処理プログラム。
前記第２のバス幅は、前記第１のバス幅の２倍であることを特徴とする請求項１１〜１３のいずれか１項に記載のデータ処理プログラム。
前記コンピュータは、画像処理を実行する画像処理装置であることを特徴とする請求項１１〜１４のいずれか１項に記載のデータ処理プログラム。
請求項１１〜１５のいずれか１項に記載のデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体。