JP5369941B2 - データ処理装置、データ処理方法、およびデータ処理プログラム - Google Patents
データ処理装置、データ処理方法、およびデータ処理プログラム Download PDFInfo
- Publication number
- JP5369941B2 JP5369941B2 JP2009157762A JP2009157762A JP5369941B2 JP 5369941 B2 JP5369941 B2 JP 5369941B2 JP 2009157762 A JP2009157762 A JP 2009157762A JP 2009157762 A JP2009157762 A JP 2009157762A JP 5369941 B2 JP5369941 B2 JP 5369941B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bus width
- cpu
- data processing
- capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
2 MFP、
3 プリンタコントローラ(画像処理装置)、
31 CPU、
32 RAM、
321 レジデントメモリ(第1のメモリ)、
322 DIMM(第2のメモリ)、
33 ROM、
4 プリンタエンジン、
5 ネットワーク。
Claims (16)
- メモリにアクセスする際のバス幅を第1のバス幅と当該第1のバス幅よりも大きい第2のバス幅とに切り替え可能なCPUと、
前記CPUと接続され前記第1のバス幅を有する第1のメモリと、
所定のバス幅を有する複数個のメモリ素子から構成され前記第2のバス幅を有する第2のメモリが前記CPUと接続された場合、前記第1のバス幅を使用して前記CPUがアクセス可能なメモリ容量である、前記第1のバス幅と同じバス幅となる個数の前記メモリ素子の総メモリ容量と前記第1のメモリの全メモリ容量との和と、前記第2のバス幅を使用して前記CPUがアクセス可能なメモリ容量である前記第2のメモリの全メモリ容量とを比較する比較手段と、
前記比較手段による比較の結果に基づいて、前記第1のバス幅および前記第2のバス幅のうち、前記CPUがアクセス可能なメモリ容量が大きくなる方のバス幅を使用することを決定する決定手段と、
を有することを特徴とするデータ処理装置。 - 前記第1のバス幅を使用する場合、前記CPUは前記第1のバス幅を使用して前記第1のメモリおよび前記第2のメモリとアクセスし、前記第2のバス幅を使用する場合、前記CPUは前記第2のバス幅を使用して前記第2のメモリとアクセスすることを特徴とする請求項1に記載のデータ処理装置。
- 前記決定手段により前記第2のバス幅を使用することが決定された場合、前記第2のメモリのアクセススピードは前記CPUが設定可能なアクセススピードであるか否かを判断する判断手段と、
前記判断手段により前記第2のメモリのアクセススピードは前記CPUが設定可能なアクセススピードであると判断された場合、前記第2のメモリのアクセススピードを、前記CPUが前記第2のメモリにアクセスする際のスピードとして設定する設定手段と、
をさらに有することを特徴とする請求項1または2に記載のデータ処理装置。 - 前記第2のバス幅は、前記第1のバス幅の2倍であることを特徴とする請求項1〜3のいずれか1項に記載のデータ処理装置。
- 前記データ処理装置は、画像処理を実行する画像処理装置であることを特徴とする請求項1〜4のいずれか1項に記載のデータ処理装置。
- メモリにアクセスする際のバス幅を第1のバス幅と当該第1のバス幅よりも大きい第2のバス幅とに切り替え可能であり前記第1のバス幅を有する第1のメモリが接続されたCPUに対して、所定のバス幅を有する複数個のメモリ素子から構成され前記第2のバス幅を有する第2のメモリが接続された場合、前記第1のバス幅を使用して前記CPUがアクセス可能なメモリ容量である、前記第1のバス幅と同じバス幅となる個数の前記メモリ素子の総メモリ容量と前記第1のメモリの全メモリ容量との和と、前記第2のバス幅を使用して前記CPUがアクセス可能なメモリ容量である前記第2のメモリの全メモリ容量とを比較するステップ(a)と、
前記ステップ(a)における比較の結果に基づいて、前記第1のバス幅および前記第2のバス幅のうち、前記CPUがアクセス可能なメモリ容量が大きくなる方のバス幅を使用することを決定するステップ(b)と、
を有することを特徴とするデータ処理方法。 - 前記第1のバス幅を使用する場合、前記CPUは前記第1のバス幅を使用して前記第1のメモリおよび前記第2のメモリとアクセスし、前記第2のバス幅を使用する場合、前記CPUは前記第2のバス幅を使用して前記第2のメモリとアクセスすることを特徴とする請求項6に記載のデータ処理方法。
- 前記ステップ(b)において前記第2のバス幅を使用することが決定された場合、前記第2のメモリのアクセススピードは前記CPUが設定可能なアクセススピードであるか否かを判断するステップ(c)と、
前記ステップ(c)において前記第2のメモリのアクセススピードは前記CPUが設定可能なアクセススピードであると判断された場合、前記第2のメモリのアクセススピードを、前記CPUが前記第2のメモリにアクセスする際のスピードとして設定するステップ(d)と、
をさらに有することを特徴とする請求項6または7に記載のデータ処理方法。 - 前記第2のバス幅は、前記第1のバス幅の2倍であることを特徴とする請求項6〜8のいずれか1項に記載のデータ処理方法。
- 画像処理を実行する画像処理装置において使用されることを特徴とする請求項6〜9のいずれか1項に記載のデータ処理方法。
- メモリにアクセスする際のバス幅を第1のバス幅と当該第1のバス幅よりも大きい第2のバス幅とに切り替え可能であり前記第1のバス幅を有する第1のメモリが接続されたCPUに対して、所定のバス幅を有する複数個のメモリ素子から構成され前記第2のバス幅を有する第2のメモリが接続された場合、前記第1のバス幅を使用して前記CPUがアクセス可能なメモリ容量である、前記第1のバス幅と同じバス幅となる個数の前記メモリ素子の総メモリ容量と前記第1のメモリの全メモリ容量との和と、前記第2のバス幅を使用して前記CPUがアクセス可能なメモリ容量である前記第2のメモリの全メモリ容量とを比較する手順(a)と、
前記手順(a)における比較の結果に基づいて、前記第1のバス幅および前記第2のバス幅のうち、前記CPUがアクセス可能なメモリ容量が大きくなる方のバス幅を使用することを決定する手順(b)と、
を有するデータ処理をコンピュータに実行させるためのデータ処理プログラム。 - 前記第1のバス幅を使用する場合、前記CPUは前記第1のバス幅を使用して前記第1のメモリおよび前記第2のメモリとアクセスし、前記第2のバス幅を使用する場合、前記CPUは前記第2のバス幅を使用して前記第2のメモリとアクセスすることを特徴とする請求項11に記載のデータ処理プログラム。
- 前記データ処理は、
前記手順(b)において前記第2のバス幅を使用することが決定された場合、前記第2のメモリのアクセススピードは前記CPUが設定可能なアクセススピードであるか否かを判断する手順(c)と、
前記手順(c)において前記第2のメモリのアクセススピードは前記CPUが設定可能なアクセススピードであると判断された場合、前記第2のメモリのアクセススピードを、前記CPUが前記第2のメモリにアクセスする際のスピードとして設定する手順(d)と、
をさらに有することを特徴とする請求項11または12に記載のデータ処理プログラム。 - 前記第2のバス幅は、前記第1のバス幅の2倍であることを特徴とする請求項11〜13のいずれか1項に記載のデータ処理プログラム。
- 前記コンピュータは、画像処理を実行する画像処理装置であることを特徴とする請求項11〜14のいずれか1項に記載のデータ処理プログラム。
- 請求項11〜15のいずれか1項に記載のデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157762A JP5369941B2 (ja) | 2009-07-02 | 2009-07-02 | データ処理装置、データ処理方法、およびデータ処理プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157762A JP5369941B2 (ja) | 2009-07-02 | 2009-07-02 | データ処理装置、データ処理方法、およびデータ処理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011013949A JP2011013949A (ja) | 2011-01-20 |
JP5369941B2 true JP5369941B2 (ja) | 2013-12-18 |
Family
ID=43592759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009157762A Expired - Fee Related JP5369941B2 (ja) | 2009-07-02 | 2009-07-02 | データ処理装置、データ処理方法、およびデータ処理プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5369941B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5790532B2 (ja) * | 2012-02-13 | 2015-10-07 | セイコーエプソン株式会社 | 電子機器、及びメモリー制御方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57121746A (en) * | 1981-01-22 | 1982-07-29 | Nec Corp | Information processing device |
JPH05173876A (ja) * | 1991-12-25 | 1993-07-13 | Nec Eng Ltd | 増設メモリボード |
JPH07504773A (ja) * | 1992-03-18 | 1995-05-25 | セイコーエプソン株式会社 | マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法 |
JPH06131251A (ja) * | 1992-10-15 | 1994-05-13 | Sharp Corp | データ処理システム |
JPH06266614A (ja) * | 1993-03-16 | 1994-09-22 | Hitachi Ltd | メモリ制御方法 |
JP2002342105A (ja) * | 2001-05-18 | 2002-11-29 | Yaskawa Electric Corp | フラッシュメモリ書き込みシステム |
JP2005228055A (ja) * | 2004-02-13 | 2005-08-25 | Seiko Epson Corp | メモリ制御用ic |
JP2007179106A (ja) * | 2005-12-26 | 2007-07-12 | Fuji Xerox Co Ltd | 処理システム |
-
2009
- 2009-07-02 JP JP2009157762A patent/JP5369941B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011013949A (ja) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5469254B2 (ja) | プロセッサスワップ無しという条件を検出するメカニズムおよびブート中の高速バスキャリブレーションの修正変更 | |
US20180143923A1 (en) | Providing State Storage in a Processor for System Management Mode | |
CN106354656B (zh) | 用于存储管理的方法和系统 | |
US7739487B2 (en) | Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from | |
US20110258403A1 (en) | Memory hub with integrated non-volatile memory | |
JP4597459B2 (ja) | 装置の列挙のための仮想rom | |
KR20110130435A (ko) | 메모리 세그먼테이션 및 acpi 기반 컨텍스트 전환을 사용하는 운영 시스템 로딩 | |
JPH10500238A (ja) | コンピュータシステム中の複数のエージェントをコンフィギュレーションする方法及びそのための装置 | |
JP2002526861A (ja) | 被制御メモリ記憶装置のタイミング・パラメータに基づいてパフォーマンスをチューニングするためのプログラマブル遅延カウンタを備えたメモリ・コントローラ | |
US7457907B2 (en) | Method and circuit for interfacing card memory, asic embedded with the interface circuit, and image forming apparatus equipped with the asic | |
JP2007508607A (ja) | 複数のプロセッサと1つのメモリシステムを有するシステムのためのメモリインタフェース | |
JP5369941B2 (ja) | データ処理装置、データ処理方法、およびデータ処理プログラム | |
JP5970867B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
US7287104B2 (en) | Interface circuit for card-type memory, ASIC including interface circuit, and image forming apparatus including ASIC | |
JP2007249808A (ja) | 機能拡張システム及び機能拡張機器 | |
EP3945424B1 (en) | Memory power management method and processor system | |
US20070162734A1 (en) | Initializing circuit, initializing apparatus and initializing method for intializing an apparatus | |
JP4548505B2 (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
JP5051881B2 (ja) | 通信制御装置、画像形成装置、通信制御方法及び通信制御プログラム | |
JP2006127407A (ja) | 半導体集積回路 | |
JP7406895B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP2008059522A (ja) | 情報処理装置、情報処理モジュール、制御方法、及びプログラム | |
JP2007148773A (ja) | Bios搭載コンピュータ及びbiosローディングプログラム | |
JP2006018337A (ja) | コンピュータシステム及びコンピュータシステムの初期設定方法 | |
JP2008077389A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |