JP2006018337A - コンピュータシステム及びコンピュータシステムの初期設定方法 - Google Patents
コンピュータシステム及びコンピュータシステムの初期設定方法 Download PDFInfo
- Publication number
- JP2006018337A JP2006018337A JP2004192407A JP2004192407A JP2006018337A JP 2006018337 A JP2006018337 A JP 2006018337A JP 2004192407 A JP2004192407 A JP 2004192407A JP 2004192407 A JP2004192407 A JP 2004192407A JP 2006018337 A JP2006018337 A JP 2006018337A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- memory
- computer system
- rtc
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 複数のメモリスロットチャネルを有するコンピュータシステムにおいて、インターリーブドモード及びアシンメトリックモードのメモリアクセスモードを自由にユーザが設定可能なコンピュータシステム及びコンピュータシステムの初期設定方法を提供する。
【解決手段】 RIOSは、メモリスロットチャネルにそれぞれ挿入された前記メモリスロットが同一機種か異なる機種かどうか判断し、同一機種の場合には、RTC14の設定にしたがって、メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作をさせるようにメモリコントローラ12を設定し、異なる機種の場合にはアシンメトリックモードで動作をさせるようにメモリコントローラを設定することを特徴とするコンピュータシステム。
【選択図】 図3
【解決手段】 RIOSは、メモリスロットチャネルにそれぞれ挿入された前記メモリスロットが同一機種か異なる機種かどうか判断し、同一機種の場合には、RTC14の設定にしたがって、メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作をさせるようにメモリコントローラ12を設定し、異なる機種の場合にはアシンメトリックモードで動作をさせるようにメモリコントローラを設定することを特徴とするコンピュータシステム。
【選択図】 図3
Description
本発明は、コンピュータシステム及びコンピュータシステムの初期設定方法に関する。
コンピュータは急速に発展しており、特にCPUの処理能力は急速に高性能化し、複数のメモリモジュールを有する大容量システムに関する新技術の開発が進められている。たとえば、CPUに関連したバスの伝送幅はI/Oピンの制約から8ビット、16ビット、32ビット、64ビットへと変わり、メインメモリのアクセスは、データ幅を現在の64ビットから128ビットや256ビットに拡張させるように要求されている。
このためにメモリコントローラは、64ビットのホストバスについてインターリーブ方式を導入し、64ビットの2倍の128ビットや4倍の256ビットに拡張してメインメモリのデータにアクセスしている。
また、2つのメモリブロックのバンクにメモリモジュールを挿入して容量を拡張して用いるコンピュータシステムにおいて、2つのメモリブロックに異なる機種のメモリモジュールが混在されているか同じ機種のメモリモジュールが挿入されているか判断して、常に正常なアクセスを行うことを可能にしたコンピュータシステムがある(特許文献1参照)。
このコンピュータシステムは、システムリセットまたは初期化の際にメモリブロックの各バンクに設置されたメモリモジュールの機種を検知し、これらメモリモジュールが同一機種であればインターリーブ方式でアクセスし、異なる機種があればノン−インターリーブ方式でアクセスするように制御したものである。
特開平10−91517号公報
上記した異なる機種のメモリモジュールが混在していても制御可能なコンピュータ機種では、同一機種のメモリモジュールが設置されていた場合インターリーブ方式で制御を行い、異なる機種のメモリモジュールが混在していた場合はノン−インターリーブ方式で制御を行うという一義的な設定であるので、ユーザの希望によってインターリーブ方式とそうでないモードを選択できないという問題がある。
そこで本発明は、上記問題に鑑みてなされたもので、複数のメモリスロットチャネルを有するコンピュータシステムにおいて、それぞれに同一の機種のメモリスロットが挿入されていた場合に、インターリーブドモード及びアシンメトリックモードのメモリアクセスモードを自由にユーザが設定可能なコンピュータシステム及びコンピュータシステムの初期設定方法を提供することを目的とする。
上記目的を達成するために、本発明は、 少なくとも2つのメモリスロットチャネルと、
前記メモリスロットチャネルに挿入されたメモリスロットにデータアクセスするメモリコントローラと、
前記メモリスロットチャネルに挿入された前記メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作させる設定を格納するRTCと、
前記RTCの設定により前記メモリコントローラの設定を行うBIOSとを具備し、
前記RIOSは、前記メモリスロットチャネルにそれぞれ挿入された前記メモリスロットが同一機種か異なる機種かどうか判断し、同一機種の場合には、前記RTCの設定にしたがって、前記メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作をさせるように前記メモリコントローラを設定し、異なる機種の場合にはアシンメトリックモードで動作をさせるように前記メモリコントローラを設定することを特徴とするコンピュータシステムを提供する。
前記メモリスロットチャネルに挿入されたメモリスロットにデータアクセスするメモリコントローラと、
前記メモリスロットチャネルに挿入された前記メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作させる設定を格納するRTCと、
前記RTCの設定により前記メモリコントローラの設定を行うBIOSとを具備し、
前記RIOSは、前記メモリスロットチャネルにそれぞれ挿入された前記メモリスロットが同一機種か異なる機種かどうか判断し、同一機種の場合には、前記RTCの設定にしたがって、前記メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作をさせるように前記メモリコントローラを設定し、異なる機種の場合にはアシンメトリックモードで動作をさせるように前記メモリコントローラを設定することを特徴とするコンピュータシステムを提供する。
このとき、前記RTCのインターリーブドモード及びアシンメトリックモードのいずれか一方で動作させる設定は、ユーザがセットアッププログラムによって行うことを特徴とすることができる。
また、前記ユーザが行う設定は、ハイパフォーマンスモードがインターリーブドモードで、省エネモードがアシンメトリックモードであることが好ましい。
また、本発明は、 少なくとも2つのメモリスロットチャネルと、
前記メモリスロットチャネルに挿入されたメモリスロットにデータアクセスするメモリコントローラと、
前記メモリスロットチャネルに挿入された前記メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作させる設定を格納するRTCと、
前記RTCの設定により前記メモリコントローラを制御するCPUと、
初期設定を行うBIOSとを具備するコンピュータシステムの初期設定方法において、
ハイパフォーマンスモードか低消費電力モードかを前記RTCに格納するステップと、
前記BIOSが、前記RTCの設定にしたがって、ハイパフォーマンスモードの場合前記メモリコントローラをインターリーブドモードに設定し、低消費電力モードの場合前記メモリコントローラをアシンメトリックモードに設定するステップとを具備することを特徴とするコンピュータシステムの初期設定方法を提供する
前記メモリスロットチャネルに挿入されたメモリスロットにデータアクセスするメモリコントローラと、
前記メモリスロットチャネルに挿入された前記メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作させる設定を格納するRTCと、
前記RTCの設定により前記メモリコントローラを制御するCPUと、
初期設定を行うBIOSとを具備するコンピュータシステムの初期設定方法において、
ハイパフォーマンスモードか低消費電力モードかを前記RTCに格納するステップと、
前記BIOSが、前記RTCの設定にしたがって、ハイパフォーマンスモードの場合前記メモリコントローラをインターリーブドモードに設定し、低消費電力モードの場合前記メモリコントローラをアシンメトリックモードに設定するステップとを具備することを特徴とするコンピュータシステムの初期設定方法を提供する
本発明によると、CPUはBIOSを実行しRTCに格納されたインターリーブドモード及びアシンメトリックモードのいずれか一方のメモリアクセスモードの設定にしたがって、メモリコントローラを制御する。例えばユーザがハイパフォーマンスであるが消費電力が高いインターリーブドモード(ハイパフォーマンスモード)或いはローパフォーマンスであるが消費電力が低いアシンメトリックモード(低消費電力モード)をセットアッププログラム等によって設定することで、ハイパフォーマンスを優先したり低消費電力を優先したりといった使用目的に応じたコンピュータシステムを設定することが可能となる。
以下、本発明を実施するための最良の形態について図面を用いて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではなく、種々選択して用いることができる。
先ず、図1を用いて本発明に使用するインターリーブドモードについて説明する。図1はインターリーブドモードを使用してメモリスロットにアクセスする概念を示したブロック図である。
図1に示すように、インターリーブドモードでは、CPU11の制御にしたがってメモリコントローラ12は、64ビットのデータ幅で、メモリA及びメモリBに交互にアクセスすることによって、アドレスから見ると128ビット幅でアクセスしている。このようなインターリーブドモードでは、128ビット幅でアクセス可能となりパフォーマンスを2倍にするというメリットがあるが、メモリA、メモリBに同時にアクセスをすることとなり、クロックも高速化することから消費電力が高くなるというデメリットもある。
次に、図2を用いて本発明に使用するアシンメトリモードについて説明する。図2はアシンメトリモードを使用してメモリスロットにアクセスする概念を示したブロック図である。
図2に示すように、アシンメトリモードは、CPU11の制御にしたがってメモリコントローラ12は、64ビット幅のデータ幅でメモリAにアクセスし、続いてメモリBにアクセスしている。このようなアシンメトリモードでは、異なる機種たとえば異なる要領のメモリA、メモリBにおいてもアクセス可能り、消費電力も従来と変わらないというメリットがあるが、処理能力は向上しない。
次に、図3を用いて本発明のコンピュータシステムについて説明する。図3は本発明のコンピュータシステムの概念を示したブロック図である。
図3に示すように、本発明のコンピュータシステムは、CPU11と、メモリコントローラ12と、BIOS13と、RTC14とがバスラインに接続され互いにデータのやり取りを行うことを可能としている。メモリコントローラ12には、メモリスロットチャネルA及びメモリスロットチャネルBが接続されている。
このように接続されているコンピュータシステムにおいて、CPU11はRTC14に格納されているメモリスロットルの動作設定であるハイパフォーマンスモード(インターリブドモード)あるいは低消費電力モード(アシンメトリモード)のフラッグを検知して、メモリコントローラ12の制御を決定する。
ユーザは、あらかじめセットアップの際に、BOIS13にてハイパフォーマンスモード(インターリーブドモード)か低消費電力モード(アシンメトリモード)のいずれかを設定する。BIOS13は、このユーザの設定内容をRTC14に格納する。こうしてセットアップ時にコンピュータシステムの設定をユーザの意思によって自由に選択可能となる。
次に、図4に本発明のコンピュータシステムの初期設定方法を説明するためのフローチャートを示す。以下、図3及び図4を用いて本発明のコンピュータシステムの初期設定方法について説明する。
先ず、このコンピュータシステムの電源を入れると(ステップS1)、CPU11は、BIOS13に書かれているプログラムを実行する。次に、メモリ初期化処理(ステップS2)が行われ、BIOS13は、メモリスロットチャネルA及びメモリスロットチャネルBにメモリスロットが挿入されているかどうか判断する(ステップS3)。
ステップS3にて、メモリスロットチャネルA及びメモリスロットチャネルBのいずれか一方にのみメモリスロットが挿入されている場合(NO)、BIOS13は、メモリコントローラ12をシングルチャネルモードに設定する(ステップS10)。その後メモリ初期化処理を終了させ(ステップS7)、OSをリブートさせる(ステップS8)。
このシングルチャネルモードとは、メモリスロットルを通常の64ビット幅でアクセスするモードである。
ステップ3にて、メモリスロットチャネルA及びメモリスロットチャネルBの両方にメモリが接続されている場合(YES)、BIOS13は、メモリスロットチャネルA及びメモリスロットチャネルBに挿入されたメモリスロットのメモリサイズが一致しているかどうかを確認する(ステップS4)。
ステップS4にて、メモリスロットチャネルA及びメモリスロットチャネルBに挿入されたメモリスロットのメモリサイズが異なる場合(NO)、BIOS13はメモリコントローラ12をデュアルチャネルのアシンメトリックモードに設定する(ステップS9)。その後メモリ初期化処理を終了させ(ステップS7)、OSをリブートさせる(ステップS8)。
このデュアルチャネルアシンメトリックモードとは、複数のメモリスロットを64ビット幅でアクセス可能とするモードである。
ステップS4にて、メモリスロットチャネルA及びメモリスロットチャネルBに挿入されたメモリスロットのメモリサイズが一致する場合(YES)、BIOS13は、RTC14に格納されているフラグ情報がハイパフォーマンスモードかどうか確認する(ステップS5)。
ステップS5にて、RTC14に格納されているフラグ情報がハイパフォーマンスモードに設定されていない場合(NO)、BIOS13はメモリコントローラ12をデュアルチャネルのアシンメトリックモードに設定する(ステップ9)。その後メモリ初期化処理を終了させ(ステップ7S)、OSをリブートさせる(ステップS8)。
ステップS5にて、RTC14に格納されているフラグ情報がハイパフォーマンスモードに設定されている場合(YES)、BIOS13はメモリコントローラ12をデュアルチャネルのインターリブドモードに設定する(ステップS6)。その後メモリ初期化処理を終了させ(ステップS7)、OSをリブートさせる(ステップS8)。
このように 本発明によると、CPUはBIOSを実行しRTCに格納されたインターリーブドモード及びアシンメトリックモードのいずれか一方のメモリアクセスモードの設定にしたがって、メモリコントローラを制御する。例えばユーザがハイパフォーマンスであるが消費電力が高いインターリーブドモード(ハイパフォーマンスモード)或いはローパフォーマンスであるが消費電力が低いアシンメトリックモード(低消費電力モード)をセットアッププログラム等によって設定することで、ハイパフォーマンスを優先したり低消費電力を優先したりといった使用目的に応じたコンピュータシステムを設定することが可能となる。
11・・・CPU
12・・・メモリコントローラ
13・・・BIOS
14・・・RTC
12・・・メモリコントローラ
13・・・BIOS
14・・・RTC
Claims (4)
- 少なくとも2つのメモリスロットチャネルと、
前記メモリスロットチャネルに挿入されたメモリスロットにデータアクセスするメモリコントローラと、
前記メモリスロットチャネルに挿入された前記メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作させる設定を格納するRTCと、
前記RTCの設定により前記メモリコントローラの設定を行うBIOSとを具備し、
前記RIOSは、前記メモリスロットチャネルにそれぞれ挿入された前記メモリスロットが同一機種か異なる機種かどうか判断し、同一機種の場合には、前記RTCの設定にしたがって、前記メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作をさせるように前記メモリコントローラを設定し、異なる機種の場合にはアシンメトリックモードで動作をさせるように前記メモリコントローラを設定することを特徴とするコンピュータシステム。 - 前記RTCのインターリーブドモード及びアシンメトリックモードのいずれか一方で動作させる設定は、ユーザがセットアッププログラムによって行うことを特徴とする請求項1記載のコンピュータシステム。
- 前記ユーザが行う設定は、ハイパフォーマンスモードがインターリーブドモードで、省エネモードがアシンメトリックモードであることを特徴とする請求項2記載のコンピュータシステム。
- 少なくとも2つのメモリスロットチャネルと、
前記メモリスロットチャネルに挿入されたメモリスロットにデータアクセスするメモリコントローラと、
前記メモリスロットチャネルに挿入された前記メモリスロットをインターリーブドモード及びアシンメトリックモードのいずれか一方で動作させる設定を格納するRTCと、
前記RTCの設定により前記メモリコントローラを制御するCPUと、
初期設定を行うBIOSとを具備するコンピュータシステムの初期設定方法において、
ハイパフォーマンスモードか低消費電力モードかを前記RTCに格納するステップと、
前記BIOSが、前記RTCの設定にしたがって、ハイパフォーマンスモードの場合前記メモリコントローラをインターリーブドモードに設定し、低消費電力モードの場合前記メモリコントローラをアシンメトリックモードに設定するステップとを具備することを特徴とするコンピュータシステムの初期設定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004192407A JP2006018337A (ja) | 2004-06-30 | 2004-06-30 | コンピュータシステム及びコンピュータシステムの初期設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004192407A JP2006018337A (ja) | 2004-06-30 | 2004-06-30 | コンピュータシステム及びコンピュータシステムの初期設定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006018337A true JP2006018337A (ja) | 2006-01-19 |
Family
ID=35792591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004192407A Pending JP2006018337A (ja) | 2004-06-30 | 2004-06-30 | コンピュータシステム及びコンピュータシステムの初期設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006018337A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008146330A (ja) * | 2006-12-08 | 2008-06-26 | Fujitsu Ltd | メモリコントローラ |
JP2011081680A (ja) * | 2009-10-08 | 2011-04-21 | Giga-Byte Technology Co Ltd | フラッシュメモリのアクセス装置及びアクセス方法 |
JP2013503397A (ja) * | 2009-08-26 | 2013-01-31 | クアルコム,インコーポレイテッド | デュアルチャネル動作中にアドレス/コントロール信号をインターリーブすることによるシングルチャネルとデュアルチャネルのハイブリッドddrインターフェース方式 |
-
2004
- 2004-06-30 JP JP2004192407A patent/JP2006018337A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008146330A (ja) * | 2006-12-08 | 2008-06-26 | Fujitsu Ltd | メモリコントローラ |
JP2013503397A (ja) * | 2009-08-26 | 2013-01-31 | クアルコム,インコーポレイテッド | デュアルチャネル動作中にアドレス/コントロール信号をインターリーブすることによるシングルチャネルとデュアルチャネルのハイブリッドddrインターフェース方式 |
JP2011081680A (ja) * | 2009-10-08 | 2011-04-21 | Giga-Byte Technology Co Ltd | フラッシュメモリのアクセス装置及びアクセス方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5905408B2 (ja) | マルチcpuシステムとそれを含むコンピューティングシステム | |
JP3892851B2 (ja) | メモリカード及び半導体装置 | |
US20050223210A1 (en) | Machine and method for deployment of OS image | |
JP4768697B2 (ja) | 記憶システム、およびデータ転送方法 | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
JP2006018337A (ja) | コンピュータシステム及びコンピュータシステムの初期設定方法 | |
JP2007299227A (ja) | 情報処理装置及び情報処理装置のブート方法 | |
WO2006051779A1 (ja) | 不揮発性記憶装置の制御方法、メモリコントローラ及び不揮発性記憶装置 | |
JP2000082010A (ja) | アドレス変換を有するデータ処理方法および装置 | |
JP2007072930A (ja) | Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 | |
EP3945424B1 (en) | Memory power management method and processor system | |
JPH05197619A (ja) | マルチcpu用メモリ制御回路 | |
JP2008225608A (ja) | メモリを制御するメモリコントローラ、メモリモジュール、メモリの制御方法 | |
JP2004013477A (ja) | ブートプログラム選択及び更新方法並びにこれを用いたフラッシュメモリ | |
JP2005182538A (ja) | データ転送装置 | |
JP5369941B2 (ja) | データ処理装置、データ処理方法、およびデータ処理プログラム | |
JP2006018489A (ja) | 複数ノード間のメモリインターリーブシステム | |
JP2003256158A (ja) | 画像形成装置 | |
JP2003330871A (ja) | データ転送装置 | |
JP2006252482A (ja) | 装置の起動方法及び画像形成装置 | |
JP2007328647A (ja) | Cpu間のデータ転送方式 | |
JP2005128753A (ja) | データ転送装置、データ転送方法 | |
US7185139B2 (en) | Easy access port structure and access method | |
WO2001067271A1 (fr) | Dispositif de traitement d'informations | |
JP2005056033A (ja) | レジスタ回路 |