JP2007179106A

JP2007179106A - 処理システム

Info

Publication number: JP2007179106A
Application number: JP2005373551A
Authority: JP
Inventors: Tsutomu Hoshino; 勉星野
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2005-12-26
Filing date: 2005-12-26
Publication date: 2007-07-12

Abstract

【課題】一般的な拡張ＲＯＭ基板を使用可能とすると共にオンボードのＲＯＭを一つとすることを可能とする。
【解決手段】メイン基板１２には、バス幅が３２bitのメモリバス２０が設けられ、拡張ソケット２２にバス幅が３２bitの拡張ＲＯＭ基板２４の装着が可能であり、オンボードのＲＯＭとして１６bitのＲＯＭ１８が一つ設けられている。拡張ＲＯＭ基板が装着されていないときには、ＰＡＬ３４からＲＯＭに、最初にアクセスされるスタート番地を含むメモリ空間とするチップッセレクト信号が出力されると共に、ＣＰＵ１４の最初にアクセスされるスタート番地を含むメモリ空間のバス幅が１６bitに設定される。これに対して、拡張ＲＯＭ基板が装着されると、ＣＰＵの最初にアクセスされるスタート番地を含むメモリ空間のバス幅が３２bitに設定され、拡張ＲＯＭ３０、３２にチップセレクト信号が出力され、拡張ＲＯＭに記憶された拡張プログラムが実行される。
【選択図】図２

Description

本発明は、ＣＰＵ、ＲＡＭに加えて、ＲＯＭを含んで形成されて、ＲＯＭに記憶されているプログラムに基づいた処理を行う処理システムに関する。

プリンタや複合機などの画像形成装置は勿論、プログラムによって各種の処理、作動制御などが行われる処理装置には、コントロール部に、ＣＰＵが設けられたメイン基板を備えている。メイン基板（マザーボード）は、ＣＰＵ、ＲＡＭと共に、各種のプログラムが記憶されるＲＯＭ等が設けられており、ＣＰＵは、ＲＯＭに記憶されているプログラムを読み込み、このプログラムに基づいた各種の処理を実行するようになっている。

一方、例えば、プリンタや複写機などでは、PostScriptなどの機能拡張を行うために拡張ＲＯＭ基板が用意されており、拡張ＲＯＭ基板などをメイン基板に装着することにより、各種の処理機能の拡張が可能となるようにされている。

このようなメイン基板では、拡張ＲＯＭ基板が装着されていないときには、最初にアクセスするスタート番地を含むメモリ空間が、メイン基板上のＲＯＭ（オンボードＲＯＭ）に割り付けるが、拡張ＲＯＭ基板が装着されたときには、最初にアクセスするスタート番地を含むメモリ空間が、拡張ＲＯＭ基板上のＲＯＭ（拡張ＲＯＭ）に割り付けるようになっており、このために、オンボードＲＯＭと、拡張ＲＯＭのバス幅が同じに合わせられている。

現在、メインボードに設けられるメモリバスは、３２bit幅が一般的となっており、機能拡張基板もバス幅が３２bitとなっている。これにより、機能拡張基板は、特定のメイン基板のみでなく、各種のメイン基板に装着可能となっている。

メイン基板のメモリバスのバス幅としては、３２bit幅が一般化し、拡張ＲＯＭ基板などの拡張基板などもバス幅が３２bitとなっており、これにより、拡張ＲＯＭ基板を、特定の装置のメイン基板のみでなく、各種の装置のメイン基板に適用することが可能となっている。

一方、ＲＯＭなどの半導体メモリは、１６bitが一般的であり、ここから、メイン基板には、同容量の二つのＲＯＭがオンボードＲＯＭとして装着され、一方が上位１６bit、他方が下位１６bitのメモリにして用いられるようになっている。

これに対して、メイン基板のバス幅と、拡張基板のバス幅を異ならせた提案がなされている（例えば、特許文献１参照。）。

この特許文献１の提案では、メイン基板に設けるフラッシュメモリの書き換えようの拡張基板を、メイン基板の３２bit幅のメモリバスに対して、バス幅を１６bitとして、ＣＰＵに設けている１６／３２端子によって３２bitのバス幅を使用するか、１６bitのバス幅を使用するかによって切り換えるようにしている。

ところで、ＲＯＭなどの半導体メモリでは、記憶容量が大きくなるとコスト（例えばbit当たりの単価）が安くなる傾向にある。また、ＲＯＭの数を減らすことは、メイン基板の小型化を可能とする。

すなわち、ある容量のＲＯＭを二つ使うよりも、ある容量の２倍のＲＯＭを一つにすることにより、メイン基板の低コスト化及び小型化を図ることが可能となる。
特開２００２−３４２１０５号公報

しかしながら、１６bitのＲＯＭを装着するためにメモリバスのバス幅を１６bitにしてしまうと、バス幅が３２bitの一般的な拡張ＲＯＭ基板などの機能拡張基板を装着することができなくなり、このために、他のメイン基板で使用できない特別な拡張ＲＯＭ基板などの機能拡張基板が必要となってしまう。

本発明は上記事実に鑑みてなされたものであり、一般的なバス幅の機能拡張基板の装着を可能としながら、ＣＰＵが設けられるメイン基板の低コスト化、小型化を可能とする処理システムを提案することを目的とする。

上記目的を達成するために本発明は、ＲＡＭ、プログラムが記憶されたＲＯＭ及び、リセット時に、最初にアクセスするスタート番地を含むメモリ空間のバス幅が設定され、設定された前記バス幅で前記メモリ空間にアクセスしてプログラムを読み込んで、該プログラムに基づいた処理を実行するＣＰＵを含む処理システムであって、所定のバス幅で前記ＣＰＵに接続されたメモリバスと、前記メモリバスに接続され、前記所定のバス幅の拡張ＲＯＭが設けられた拡張基板が装着可能な拡張ソケットと、前記拡張ソケットが接続される前記メモリバスに、前記所定のバス幅より狭いバス幅で接続されたオンボードＲＯＭと、前記拡張ソケットに前記拡張基板が非装着状態であるときに、前記ＣＰＵに対して、最初にアクセスするスタート番地を含むメモリ空間として前記オンボードＲＯＭを選択可能とすると共に、前記バス幅として前記オンボードＲＯＭの接続バス幅を選択可能とする設定手段と、を含むことを特徴とする。

この発明によれば、ＣＰＵのメモリバスの最初にアクセスするスタート番地を含むメモリ空間のバス幅の切換が可能となっており、リセット時に、最初にアクセスするスタート番地を含むメモリ空間のバス幅を設定することができる。

また、設定手段は、拡張ソケットに拡張基板が装着されていないときに、オンボードＲＯＭのバス幅が選択されると共に、オンボードＲＯＭが、最初にアクセスされるスタート番地を含むメモリ空間として選択されるように設定する。

これにより、メモリバスよりもバス幅の狭いオンボードＲＯＭを、ＣＰＵと共にメイン基板などに設けることができる。例えば、メモリバスのバス幅に合わせるために、複数のＲＯＭをメイン基板に設ける必要が無くなるために、メイン基板の小スペース化と共に、コスト抑制を図ることが可能となる。

また、本発明は、前記拡張ソケットに、前記拡張ＲＯＭが設けられた拡張基板が装着されたときに、前記設定手段が、前記ＣＰＵに対して、最初にアクセスするスタート番地を含むメモリ空間として前記拡張基板の前記拡張ＲＯＭを選択可能とする共に、前記バス幅として前記拡張ソケットが接続されたバス幅を選択可能とする、ことを特徴とする。

この発明によれば、拡張ソケットに拡張ＲＯＭが設けられた拡張基板が装着されたときに、選択手段が、メモリバスのバス幅が選択されると共に、拡張基板の拡張ＲＯＭが、最初にアクセスされるスタート番地を含むメモリ空間として選択されるように設定する。

これにより、オンボードＲＯＭとバス幅が異なる拡張ＲＯＭ（拡張基板）を装着したときに、最初にアクセルするスタート番地を含むメモリ空間として、拡張ＲＯＭを設定することが可能となる。

また、本発明は、前記オンボードＲＯＭ又は前記拡張ＲＯＭに記憶された前記プログラムが、前記ＲＡＭ上に展開されて実行されることを特徴とする。

この発明によれば、ＲＯＭから読み込んだプログラムを、ＲＡＭ上に展開して実行する。これにより、ＣＰＵに接続されるＲＯＭのバス幅が、処理速度等に影響することがない。すなわち、狭いバス幅のＲＯＭを用いたときにも、実質的な処理能力の低下が生じることがない。

このような本発明は、前記拡張ソケットが接続される前記バス幅が３２bit幅であり、前記オンボードＲＯＭが接続されるバス幅が１６bit幅とすることができる。

以上説明したように本発明によれば、例えば、３２bitのメモリバスを用いて、３２bitの拡張基板を装着可能としながら、１６bitのバス幅の一つのＲＯＭをオンボードで用いることができる。これにより、メイン基板の小型化及び低コスト化を可能とすることができるという優れた効果が得られる。

以下に、図面を参照しながら本発明の実施の形態を説明する。図１には、本実施の形態に適用した処理システム１０に設けられるメイン基板１２の概略構成を示している。このメイン基板１２は、ＣＰＵ１４及びＲＡＭ１６と共に、各種のプログラムが記憶されているＲＯＭ１８が設けられている。

ＣＰＵ１４は、ＲＯＭ１８に記憶されているプログラムに基づいた処理を実行するようになっている。これにより、メイン基板１２が設けられているプリンタ、複写機などの各種の処理システム１０では、ＣＰＵ１４によって各種の処理や作動制御がなされるようになっている。

なお、このようなメイン基板１２は、ＣＰＵ１４が実行するプログラムに基づいた各種の処理を行う任意の構成を適用することができる。

一方、メイン基板１２には、メモリバス２０が設けられており、このメモリバス２０にＲＯＭ１８が、オンボードＲＯＭとして接続されている。また、このメモリバス２０には、拡張ソケット２２が接続されている。メイン基板１２は、この拡張ソケット２２に、拡張基板が接続可能となっている。

メイン基板１２に設けているメモリバス２０は、バス幅が３２bitとなっており、これにより、拡張ソケット２２には、バス幅が、３２bitの拡張基板の装着が可能となっている。

図２には、メイン基板１２に装着される拡張基板の一例とする拡張ＲＯＭ基板２４の概略構成を示している。この拡張ＲＯＭ基板２４には、拡張ソケット２２に対応するプラグ２６が形成されていると共に、メモリバス２０と同じバス幅のバス２８が形成されている。

また、拡張ＲＯＭ基板２４には、２つの拡張ＲＯＭ３０、３２が設けられている。拡張ＲＯＭ基板２４に設けられている拡張ＲＯＭ３０、３２のそれぞれは、１６bitのバス幅に対応しており、ここから、拡張ＲＯＭ基板２４では、一方の拡張ＲＯＭ３０がバス２８の上位１６bitに接続され、他方の拡張ＲＯＭ３２がバス２８の下位１６bitに接続されて、所定の拡張プログラムが記憶されている。

これにより、拡張ＲＯＭ基板２４が装着されたときに、ＣＰＵ１４では、３２bitのバス幅で拡張ＲＯＭ３０、３２に記憶されている拡張プログラムの読み込みが可能となっている。なお、このような拡張ＲＯＭ基板２４は、公知の一般的構成を適用することができる。

一方、図１及び図２に示されるように、メイン基板１２には、プログラマブルデバイスであるＰＡＬ（Programmable Array Logic）３４が設けられている。このＰＡＬ３４には、ＣＰＵ１４から、最初にアクセスするスタート番地を含むメモリ空間のチップセレクト信号ＣＳが入力されるようになっている。

このＰＡＬ３４は、オンボードのＲＯＭ１８又は、拡張ＲＯＭ基板２４の拡張ＲＯＭ３０、３２に、最初にアクセスするスタート番地を含むメモリ空間とするチップセレクト信号／ＯＮ＿ＣＳ又はチップセレクト信号／ＥＸＴ＿ＣＳを出力する。すなわち、ＰＡＬ３４は、ＣＰＵ１４からチップセレクト信号ＣＳが入力されると、拡張ソケット２２を介して、拡張ＲＯＭ３０、３２にチップセレクト信号／ＥＸＴ＿ＣＳを出力するか、オンボードのＲＯＭ１８にチップセレクト信号／ＯＮ＿ＣＳを出力するか、を切り替えられるようになっている。

これにより、ＣＰＵ１４が、最初にアクセスするスタート番地を含むメモリ空間として、オンボードのＲＯＭ１８又は、拡張ＲＯＭ基板２４の拡張ＲＯＭ３０、３２が設定される。

また、メイン基板１２には、プルアップ抵抗３６が設けられており、このプルアップ抵抗３６は、一方の端子に、所定電圧Ｖccが印加されており、他方の端子が、ＰＡＬ３４及び拡張ソケット２２に接続している。

これにより、ＰＡＬ３４には、拡張ソケット２２に拡張ＲＯＭ基板２４が接続されていないとき（図１参照）には、選択信号ＳとしてＨレベルの信号が入力されるようになっており、ＰＡＬ３４は、選択信号Ｓが、Ｈレベルとなっているときには、チップセレクト信号／ＯＮ＿ＣＳを、ＲＯＭ１８へ出力するようになっている。

また、図２に示されるように、拡張ＲＯＭ基板２４は、拡張ソケット２２に装着されることにより、プルアップ抵抗３６を接地するようになっており、これにより、メイン基板１２に拡張ＲＯＭ基板２４が装着されると、ＰＡＬ３４に入力される選択信号Ｓが、Ｌレベルとなる。

ＰＡＬ３４は、選択信号ＳがＬレベルとなると、拡張ＲＯＭ基板２４のＲＯＭ３０、３２に、チップセレクト信号／ＥＸＴ＿ＣＳを出力する。

これにより、ＣＰＵ１４は、ＲＯＭ１８にチップセレクト信号／ＯＮ＿ＣＳが出力されると、ＲＯＭ１８に記憶されているプログラムを読み込み、また、拡張ＲＯＭ基板２４の拡張ＲＯＭ３０、３２にチップセレクト信号／ＥＸＴ＿ＣＳが出力されると、拡張ＲＯＭ基板２４の拡張ＲＯＭ３０、３２からプログラムを読み込むようになっている。

また、ＣＰＵ１４は、ＲＯＭ１８又は拡張ＲＯＭ３０、３２からプログラムを読み込むと、ＲＡＭ１６上で展開し、展開したプログラムに基づいた処理を実行するようになっている。なお、このようなＣＰＵ１４は、一般的構成を適用することができる。

ところで、本実施の形態に適用したメイン基板１２には、オンボードＲＯＭとして設けられているＲＯＭ１８のバス幅が１６bitとなっており、このＲＯＭ１８が、メモリバス２０の下位１６bitに接続されている。

また、ＣＰＵ１４は、メモリバス２０の最初にアクセスするスタート番地を含むメモリ空間のバス幅を１６bitとして用いるか、３２bitとして用いるかを切り換える１６／３２端子１４Ａを備えており、１６／３２端子１４Ａに入力される信号がＬレベルのときには、上記のバス幅を３２bitに設定し、１６／３２端子１４Ａの入力信号がＨレベルとなると、上記のバス幅を１６bitに設定するようにしている。

メイン基板１２には、プルアップ抵抗３８と、プルダウン抵抗４０が設けられている、プルアップ抵抗３８及びプルダウン抵抗４０が、ＣＰＵ１４の１６／３２端子１４Ａに接続している。

また、プルアップ抵抗３８には、スイッチ４２を介して所定の電圧Ｖccが入力されるようになっており、プルダウン抵抗４０はスイッチ４４を介して接地されている。

これにより、１６／３２端子１４Ａには、スイッチ４２が閉じられることによりＨレベルの信号が入力され、スイッチ４４が閉じられることにより、Ｌレベルの信号が入力されるようになっている。

一方、スイッチ４２、４４は、ＰＡＬ３４と共にプルアップ抵抗３６に接続しており、これにより、ＰＡＬ３４に入力される選択信号ＳがＨレベルとなることにより、スイッチ４２が閉じられるが、選択信号ＳがＬレベルとなることにより、スイッチ４４が閉じされるようになっている。

ＣＰＵ１４は、拡張ソケット２２に拡張ＲＯＭ基板２４が装着されていないときには、上記のバス幅を１６bitに設定するが、拡張ソケット２２に拡張ＲＯＭ基板２４が装着されることにより、上記のバス幅を３２bitに設定するようになっている。

このように構成されている処理システム１０では、メイン基板１２の拡張ソケット２２に拡張ＲＯＭ基板２４が装着されていないときには、ＰＡＬ３４に入力される選択信号ＳがＨレベルとなると共に、ＣＰＵ１４の１６／３２端子１４ＡがＨレベルとなる。

これによりＣＰＵ１４がリセットされるときには、バス幅が１６bitに設定されると共に、最初にアクセスするスタート番地を含むメモリ空間が、オンボードのＲＯＭ１８に設定され、ＣＰＵ１４は、ＲＯＭ１８から読み込んだプログラムを、ＲＡＭ１６上で展開しながら、このプログラムに基づいた処理が可能となっている。

このとき、メモリバス２０のバス幅が３２bitで、ＲＯＭ１８が１６bitとなっているが、ＣＰＵ１４では、１６／３２端子１４Ａの入力信号に基づいて１６bitに設定されているので、ＲＯＭ１８からのプログラムの読み込みが可能となっている。

また、ＣＰＵ１４では、ＲＯＭ１８から読み込んだプログラムをＲＡＭ１６上で展開しながら実行するので、１６bitのＲＯＭ１８を用いても、実質的な処理能力の低下を生じることがない。

一方、メイン基板１２では、拡張ソケット２２に拡張ＲＯＭ基板２４が装着されると、ＰＡＬ３４に入力される選択信号ＳがＬレベルとなると共に、ＣＰＵ１４の１６／３２端子１４ＡがＬレベルとなる。

これにより、ＣＰＵ１４は、バス幅を３２bitに切り換えると共に、ＰＡＬ３４は、拡張ＲＯＭ基板２４の拡張ＲＯＭ３０、３２にチップセレクト信号／ＥＸＴ＿ＣＳを出力する。

したがって、最初にアクセスするスタート番地を含むメモリ空間が、拡張ＲＯＭ基板２４の拡張ＲＯＭ３０、３２に設定され、ＣＰＵ１４は、拡張ＲＯＭ３０、３２に記憶されている拡張プログラムを読み込むと、この拡張プログラムをＲＡＭ１６上に展開しながら実行する。

これにより、処理システム１０では、拡張ＲＯＭ基板２４の拡張ＲＯＭ３０、３２に記憶している拡張プログラムによって処理機能の拡張が可能となる。

このように、メイン基板１２では、拡張ソケット２２に拡張ＲＯＭ基板２４が装着されていないときには、１６bitのバス幅に設定されるので、１６bitのＲＯＭ１８からプログラムを読み込んで実行することができる。

一方、メモリバス２０のバス幅を３２bitとしたときには、オンボードのＲＯＭをこのバス幅に合わせる必要があり、このために、例えば、１６ＭＢのプログラムを記憶するために、６４Ｍbitのフラッシュメモリが２個必要となる。

これに対して、メイン基板１２では、オンボードのＲＯＭ（フラッシュメモリ）として１６bitのＲＯＭ１８を用いることができるので、例えば、１６ＭＢのプログラムを記憶するためには、１２８ＭbitのフラッシュメモリをＲＯＭ１８として用いることができる。

ＲＯＭ１８として用いるフラッシュメモリは、記憶容量が大きくなると、bit当たりの単価が低くなることがあり、これにより、同じ記憶容量であれば、１つのフラッシュメモリを用いる方が２つのフラッシュメモリを用いるときに比べて低コスト化が可能となる。また、フラッシュメモリを装着するスペースは、２つよりも１つの方が小さくして済む。

ここから、必要とする記憶容量を一つのＲＯＭ１８でまかなうことにより、メイン基板１２の小型化及び低コスト化が可能となる。

一方、メイン基板１２では、メモリバス２０のバス幅を一般的なバス幅である３２bitとしているので、このバス幅に応じた拡張ＲＯＭ基板２４等の装着が可能となっている。

これにより、オンボードメモリであるＲＯＭ１８を用いるときに、１６bitのバス幅としているために、拡張ＲＯＭ基板２４のバス幅を、特別なバス幅とする必要がなく、メイン基板１２の小型化及び低コスト化を図るために、機能拡張を行うときのコストアップを生じさせてしまうのを防止することができる。

なお、以上説明した本実施の形態では、メモリバスのバス幅を３２bitとして、オンボードのＲＯＭ１８を１６bitとして説明したが、バス幅の組み合わせはこれに限るものでなく、メモリバスのバス幅より、オンボードメモリのバス幅が小さい（狭い）任意の組み合わせに適用することができる。

また、以上説明した本実施の形態は、本発明の構成を限定するものではない。例えば、本実施の形態では、拡張ＲＯＭ基板２４を装着可能とするメイン基板１２を用いた処理システム１０を例に説明したが、本発明は、ＣＰＵ、ＲＡＭと共にオンボードのＲＯＭを備えると共に、オンボードのＲＯＭに変える拡張プログラムが記憶されている拡張ＲＯＭを備えた拡張ＲＯＭ基板の装着が可能な任意の構成に適用することができる。

本実施の形態に適用したメイン基板の要部の概略構成図である。メイン基板とメイン基板に装着される拡張ＲＯＭ基板の要部の概略構成図である。

符号の説明

１０処理システム
１２メイン基板
１４ＣＰＵ
１６ＲＡＭ
１８ＲＯＭ
２０メモリバス
２２拡張ソケット
２４拡張ＲＯＭ基板
３０、３２拡張ＲＯＭ
３４ＰＡＬ（設定手段）
３６、３８プルアップ抵抗（設定手段）
４０プルダウン抵抗（設定手段）
４２、４４スイッチ（設定手段）

Claims

ＲＡＭ、プログラムが記憶されたＲＯＭ及び、リセット時に、最初にアクセスするスタート番地を含むメモリ空間のバス幅が設定され、設定された前記バス幅で前記メモリ空間にアクセスしてプログラムを読み込んで、該プログラムに基づいた処理を実行するＣＰＵを含む処理システムであって、
所定のバス幅で前記ＣＰＵに接続されたメモリバスと、
前記メモリバスに接続され、前記所定のバス幅の拡張ＲＯＭが設けられた拡張基板が装着可能な拡張ソケットと、
前記拡張ソケットが接続される前記メモリバスに、前記所定のバス幅より狭いバス幅で接続されたオンボードＲＯＭと、
前記拡張ソケットに前記拡張基板が非装着状態であるときに、前記ＣＰＵに対して、最初にアクセスするスタート番地を含むメモリ空間として前記オンボードＲＯＭを選択可能とすると共に、前記バス幅として前記オンボードＲＯＭの接続バス幅を選択可能とする設定手段と、
を含むことを特徴とする処理システム。
前記拡張ソケットに、前記拡張ＲＯＭが設けられた拡張基板が装着されたときに、前記設定手段が、前記ＣＰＵに対して、最初にアクセスするスタート番地を含むメモリ空間として前記拡張基板の前記拡張ＲＯＭを選択可能とする共に、前記バス幅として前記拡張ソケットが接続されたバス幅を選択可能とする、ことを特徴とする請求項１に記載の処理システム。
前記オンボードＲＯＭ又は前記拡張ＲＯＭに記憶された前記プログラムが、前記ＲＡＭ上に展開されて実行されることを特徴とする請求項１又は請求項２に記載の処理システム。
前記拡張ソケットが接続される前記バス幅が３２bit幅であり、前記オンボードＲＯＭが接続されるバス幅が１６bit幅であることを特徴とする請求項１から請求項３の何れか１項に記載の処理システム。