JP2010205094A - 電子制御装置およびプログラム起動切替方法 - Google Patents

電子制御装置およびプログラム起動切替方法 Download PDF

Info

Publication number
JP2010205094A
JP2010205094A JP2009051478A JP2009051478A JP2010205094A JP 2010205094 A JP2010205094 A JP 2010205094A JP 2009051478 A JP2009051478 A JP 2009051478A JP 2009051478 A JP2009051478 A JP 2009051478A JP 2010205094 A JP2010205094 A JP 2010205094A
Authority
JP
Japan
Prior art keywords
program
switching
switching setting
setting
hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009051478A
Other languages
English (en)
Other versions
JP5071943B2 (ja
Inventor
Takuro Takayasu
拓朗 高安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2009051478A priority Critical patent/JP5071943B2/ja
Publication of JP2010205094A publication Critical patent/JP2010205094A/ja
Application granted granted Critical
Publication of JP5071943B2 publication Critical patent/JP5071943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】複数のプログラムのうちの所望プログラムの起動およびその切替を容易に行うことができる電子制御装置およびプログラム起動切替方法を提供する。
【解決手段】複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段(3)と、記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段(1)と、を有する電子制御装置であって、プログラム処理手段から出力されるアドレスを、指定された切替設定に従って1つのプログラムを指定するアドレスへ切り替える切替手段(2b)と、ハードウェアによるハードウェア切替設定を指定する第1切替設定手段(5)と、プログラム処理手段からの指示に従ってソフトウェア切替設定を指定する第2切替設定手段(6)と、プログラム処理手段からの指示に従ってハードウェア切替設定あるいはソフトウェア切替設定のいずれかを選択し、選択された切替設定を切替手段へ出力する選択手段(7)と有する。
【選択図】図1

Description

本発明は、製品用プログラムや検査用プログラムなどの複数種類のプログラムを起動する必要がある電子制御装置に係り、特にこれらのプログラムの起動を切替える技術に関する。
生産/製造ラインや保守現場では、装置のデバック時に検査プログラムを起動させる必要がある。製品用のプログラムを起動した後に検査プログラムに切り替える方法としては、ディップスイッチによる切替え、A/D変換を使い外部抵抗値変更による電圧読み取り値による切替えなどがある。また設定内容を有効にするために、ブートコード上で、設定をソフト的に読み取り、選択されたプログラムにジャンプするか、CPU-ROM間にアドレス変換機能を設け、CPUのブートアドレスをROMマップ上でハードウェア的に切替えて対応している。
しかし、製品使用者が簡単に切替設定機能にアクセスできないようにすると、装置組立後に設定切替ができないという問題があり、さらに、検査プログラムと製品プログラムの割り込みハンドラの使い分け(ハンドラエリアがROM固定エリアにあり、2つのプログラムで、ハンドラ処理を別々に処理する必要がある場合)や、CPU見えのROMエリア制限(CPUから見えるROMサイズが固定されており、製品プログラムでそのエリアをすべて使用する場合、検査プログラムがブートブロックに格納できない場合)により、ブートコード上で、プログラムカウンタをジャンプさせて、プログラムを切替える方法が使えないという問題もある。
特許文献1では、外部のプログラム評価装置を接続するためのコネクタや引き出し線を要することなく簡易にプログラムデバッグを行うための検査プログラム実行装置が開示されている。この装置では、ROMに製品プログラムとデバッグ用のモニタプログラムを異なるアドレス領域に記憶(例えば、0000番地にモニタプログラム、0100番地に製品プログラムを記憶)させ、製品プログラムを読み出す際には、アドレス変換回路でCPUからのアドレスデータにオフセット値を加算する処理を行い、モニタプログラムを読み出す際には、アドレス変換回路の動作をOFFとする処理を行うことで、読み出すプログラムを切替えている。
特許文献2では、電子制御装置の製造時に接続検査を行うための検査システムが開示されている。このシステムでは、電子制御装置に通常の制御プログラムと接続検査を行う検査プログラムとを備え、複数の内部入力ラインから入力される入力信号について、通常では起こりえない特定の入力信号の組合せを検出した場合に検査プログラムを起動する仕組みとしている。このシステムでは、電子制御装置の入出力ラインのオープン・ショートの接続不具合の検査を、通常の制御動作と切り離すことで、製造ラインの作業工程におけるタクトピッチに合わせて検査期間を短縮している。
特開2002−073368号公報 特開平10−283016号公報
しかしながら、特許文献1および特許文献2では、電子制御装置の記憶領域に格納された複数のプログラム(例えば、製品用プログラムと検査用プログラム)の中から、装置のリセット解除時に、プログラム切替えを行い所望のプログラム(例えば、検査用プログラム)を起動する仕組みが開示されていない。また、電子制御装置を組立て後に、ハードウェア切替にアクセスできない場合、所望のプログラム(例えば、検査用プログラム)を起動することができないという問題がある。
そこで、本発明の目的は、複数のプログラムのうちの所望プログラムの起動およびその切替を容易に行うことができる電子制御装置およびプログラム起動切替方法を提供することにある。
本発明による電子制御装置は、複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段と、前記記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段と、を有する電子制御装置であって、前記プログラム処理手段から出力される前記アドレスを、指定された切替設定に従って、前記複数のプログラムの1つを指定するアドレスへ切り替える切替手段と、ハードウェアによるハードウェア切替設定を指定する第1切替設定手段と、前記プログラム処理手段からの指示に従ってソフトウェア切替設定を指定する第2切替設定手段と、前記プログラム処理手段からの指示に従って前記ハードウェア切替設定あるいは前記ソフトウェア切替設定のいずれかを選択し、選択された切替設定を前記指定された切替設定として前記切替手段へ出力する選択手段と、をさらに有することを特徴とする。
本発明によるプログラム起動切替方法は、複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段と、前記記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段と、を有する電子制御装置のプログラム起動切替方法であって、ハードウェアによりハードウェア切替設定を指定し、前記プログラム処理手段からの指示に従ってソフトウェア切替設定を指定し、前記プログラム処理手段からの指示に従って前記ハードウェア切替設定あるいは前記ソフトウェア切替設定のいずれかを選択し、前記選択された切替設定に従って、前記プログラム処理手段から出力される前記アドレスを前記複数のプログラムの1つを指定するアドレスへ切り替える、ことを特徴とする。
本発明によるコンピュータプログラムは、複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段と、前記記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段と、を有する電子制御装置において、前記プログラム処理手段にプログラム起動切替機能を実現するためのコンピュータプログラムであって、ハードウェアにより指定されたハードウェア切替設定あるいはソフトウェアにより指定されたソフトウェア切替設定のいずれかを選択する機能と、前記選択された切替設定に従って、前記プログラム処理手段から出力される前記アドレスを前記複数のプログラムの1つを指定するアドレスへ切り替える機能と、を前記プログラム処理手段で実現することを特徴とする。
本発明によれば、複数のプログラムのうちの所望プログラムの起動およびその切替を容易に行うことができる。
本発明の一実施形態に係る電子制御装置の概略構成を示すブロック図である。 図1に示すS/W切替機能部および選択部の一例を示すブロック図である。 図1に示す電子制御装置におけるROMの物理空間マップを示した模式図である。 図1に示す電子制御装置においてアドレス空間切替後にCPUにより見えるROMアドレス空間を例示した模式図である。 (A)は検査プログラム起動時の起動手順を示すフローチャートであり、(B)は製品プログラム起動後に検査プログラムを起動する起動切替手順を示すフローチャートである。
以下、本発明を実施するための形態について図面を参照して詳細に説明する。なお、本発明は、以下に述べる実施の形態により限定されるものではない。本実施形態の説明で使用される記号は次の通りである。
CPU:プログラム制御される中央処理装置(Central Processing Unit)
ROM:リードオンリメモリ(Read Only Memory)
RAM:ランダムアクセスメモリ(Random Access Memory)
S/W:ソフトウェア(Software)
H/W:ハードウェア(Hardware)
Cold Boot:電源オン時の起動(コールドブート)
Warm Boot:CPUの指示による起動(ウォームブート)。
1.構成
図1に示すように、本発明の一実施形態に係る電子制御装置は、CPU1がアドレス及びデータをROM3またはRAM4に供給し、プログラムの読み出し、データの書き込み/読み出しを行う。ROM3には、後述するように2種類のプログラムが異なるアドレス領域に格納されているものとする。
CPU1から出力するアドレスは、アドレスデコーダ・アドレス空間切替部2によってデコードされ、アクセスすべきメモリ及びそのアドレスが選択される。CPU1は、選択されたアドレスに格納されたプログラムを読み出して順次実行する。
アドレスデコーダ・アドレス空間切替部2は、機能的にアドレスデコーダ2aとアドレス空間切替部2bとを有し、後述するように、H/W切替機能部5あるいはS/W切替機能部6のうちの選択された一方の設定内容に従って、CPU1が出力するアドレスのアドレス空間を切り替えてデコードする。
H/W切替機能部5はハードウェアによる切替機能を有し、例えば、ディップスイッチ等でハードウェア的に設定された切替内容を選択部7へ出力する。
S/W切替機能部6はソフトウェアによる切替機能を有し、CPU1からの命令に基づいてソフトウェア的に設定された切替内容を保持し選択部7へ出力する。
選択部7は、CPU1からの命令に従って、H/W切替機能部5により設定された切替内容あるいはS/W切替機能部6により設定された切替内容のいずれかを選択してアドレス空間切替部2bへ出力する。
リセット回路8は、電源起動時のCold Boot時およびCPU1からの命令により起動するWarm Boot時に電子制御装置のブロック全体をリセットする。
次に、図2を参照してS/W切替機能部6および選択部7の一例を説明する。ただし、図3および図4におけるアドレス空間の説明と整合させるために、以下、H/W切替機能部5を「H/W-Window切替部5」、S/W切替機能部6を「S/W-Window切替レジスタ6」、および選択部7を「アドレス変換方式選択部7」として説明する。この例では、S/W-Window切替レジスタ6とアドレス変換方式選択部7とがCPU1によって設定される。
S/W-Window切替レジスタ6にはCPU1からの命令により切替情報が設定され、その設定内容がアドレス変換方式選択部7へ出力される。具体的には、たとえばS/W-Window切替レジスタ6には、切替用レジスタと、切替の有効あるいは無効を選択するための状態保持レジスタと、が設けられている。状態保持レジスタは、デフォルトで切替無効を選択している。これらのレジスタはリセットでは初期化されない。
アドレス変換方式選択部7は、CPU1からの命令に基づき、H/W-Window切替部5によるH/W切替設定あるいはS/W-Window切替部6aによるS/W切替設定のいずれか1つを選択してアドレス空間切替部2bへ出力する。ここで選択された切替設定に従って、アドレスデコータ・アドレス空間切替部2がデコードされるアドレスを変換し、結果的に、CPU1がROM3から読み出すプログラムが切り替わる。なお、アドレス変換方式選択部7は、デフォルトではH/W-Window切替部5を選択しているものとする。
Cold Boot時には、S/W-Window切替レジスタ6の状態保持レジスタが切替無効に設定されているので、切替用レジスタの設定は無視される。起動後に状態保持レジスタを切替有効に設定し、アドレス変換方式選択部7にS/W切替設定を選択させると、Warm Boot時に切替用レジスタの設定によりアドレス空間が切り替わり、結果的にCPU1から見えるプログラムを切り替えることができる)。
2.ROMアドレス空間マップ
図3に示すROM3の物理ROM空間マップ30では、アドレス領域31にWindow1(製品プログラム)が、アドレス領域32にWindow2(検査、モニタプログラム)34がそれぞれ格納されており、CPU1から見えるエリア33はアドレス領域31であり、この場合ではWindow1の製品プログラムが実行される。
次に、アドレスデコーダ・アドレス空間切替部2によりアドレス空間が切り替えられた状態を図4に示す。図4において、物理ROM空間マップ40は図3に同様であるが、アドレス空間切替部2bによりアドレス空間が切り替えられると、CPU見えROM空間マップ41のようにWindow1とWindow2のアドレス領域が入れ替わり、CPU1から見えるエリア42はWindow2に切替えられている。言い換えれば、物理ROM空間のマップ40は実際には変更されていないが、CPU1から見ると、ROM空間マップ41のようになり、CPU起動時にROMから読み込むプログラムがWindow1(製品プログラム)からWindow2(検査、モニタプログラム)に切り替わっている。
3.動作
次に、図5を参照しながら本実施形態による電子制御装置において製造ライン等で検査プログラムを起動する場合について説明する。図5(A)は検査プログラムを起動する場合の動作を示し、図5(B)は製品プログラムを起動し、その後検査プログラムを起動した場合の動作を示す。
図5(A)において、電子制御装置の電源をオンする前に、H/W-Window切替部5の切替設定を検査プログラム側に設定する(ステップ51)。たとえばH/W Window切替部5であるディップスイッチの設定をCPUブートアドレスが検査プログラムになるように設定する。そして、電子制御装置の電源をオンして装置を起動(Cold Boot)する(ステップ52)。このとき、H/W-Window切替部5は検査プログラム側に設定され、アドレス変換方式選択部7はデフォルトでH/W-Window切替部5の設定を有効にしているので、このH/W切替設定を入力したアドレス空間切替部2bは、CPU1からのアドレスを図4に示すアドレス空間切替を施してROM3へ出力する。これによって、CPU1は、製品プログラム(Window1)ではなく、検査プログラム(Window2)を実行することとなる(ステップ53)。
図5(B)において、電子制御装置の電源をオンする前に、H/W-Window切替部5の切替設定を製品プログラム側に設定する(ステップ61)。たとえばH/W Window切替部5であるディップスイッチの設定をCPUブートアドレスが製品プログラムになるように設定する。そして、電子制御装置の電源をオンして装置を起動(Cold Boot)する(ステップ62)。このとき、H/W-Window切替部5は製品プログラム側に設定され、アドレス変換方式選択部7はデフォルトでH/W-Window切替部5の設定を有効にしているので、このH/W切替設定を入力したアドレス空間切替部2bはアドレス空間を切り替えないで、図3に示すようにCPU1からのアドレスをそのままデコードしてROM3へ出力する。これによって、CPU1は、製品プログラム(Window1)を実行することとなる(ステップ63)。
製品プログラムを起動した後で検査プログラムを起動しようとする場合には、プログラムカウンタをRAM4側に移動させ、S/W-Window切替レジスタ6の切替用レジスタを検査プログラム側に設定し、さらに状態保持レジスタを切替有効に設定する(ステップ64)。またアドレス変換方式選択部7をS/W-Window切替レジスタ6を有効にするように優先設定する(ステップ65)。さらに、CPU1からの命令によりリセット回路8を強制的に起動させるように設定する(ステップ66)。
この設定状態で電子制御装置がWarm Boot状態で起動し(ステップ67)、リセット回路8がリセット発生を実行する(ステップ68)。Warm Boot時でもS/W-Window切替レジスタ6およびアドレス変換方式選択部7の状態は保持されるので、電子制御装置が再起動したときに、アドレス変換方式選択部7は、S/W-Window切替レジスタ6の切替用レジスタの設定内容をアドレス空間切替部2bへ出力する。したがって、アドレス空間切替部2bは、CPU1からのアドレスを図4に示すアドレス空間切替を施してROM3へ出力する。これによって、CPU1は、製品プログラム(Window1)ではなく、検査プログラム(Window2)を実行することとなる(ステップ69)。
4.効果
本実施形態によれば、ユーザの利用環境により、H/WによるCPUのブートコード切替機能とS/WによるCPUのブートコード切替機能とを使い分け、所望のプログラムを起動することが可能となる。例えば、H/WによるCPUのブートコード切替がアクセスできない状態でも、S/WによるCPUのブートコード切替を用いて、複数種類のプログラム(例えば、製品プログラムと検査プログラム)のいずれかを選択することで、容易にプログラムの起動切替が可能となる。
またWarm Boot時に、H/W-Window切替部5の設定ではなく、S/W-Window切替レジスタ6の設定を有効にすることができるため、ハードウェア切替設定を変更せずにソフトウェア切替設定を行うことができ、ソフトウェアにより容易にプログラム切替を行うことができる。
また本実施形態によれば、上記で説明したプログラムの起動切替は、使用するCPUの制限事項に関わらず利用可能であるという効果がある。例えば、ROM側に割り込みハンドラ(ベクタ)領域が固定で存在するCPUの場合や、プログラムカウンタを製品プログラムコードのエリアから検査プログラムコードのエリアに飛ばす方法の場合などでは割り込みハンドラ(ベクタ)を個別に用意できないという課題や、CPUから見えるROMエリアにサイズ制限がある場合や製品プログラムで全領域を使用する場合などの検査プログラムを配置できないという課題を、本実施形態により解決できるという効果がある。
5.変形例
上述した実施形態では、H/W切替機能部5とS/W切替機能部6を有する電子制御装置を説明したが、H/W切替機能部5を持たない電子制御装置でも本発明を適用できる。H/W切替機能部5がない場合には製造ライン等で簡単に製品プログラムと検査プログラムの切替はできないが、S/W切替機能部6のレジスタにデフォルトデータを不揮発で設定しておけば、それによって電子制御装置を起動後にプログラムの切替を行うことが可能となり、上述したように、使用するCPUの制限事項に関わらず利用可能であるという効果を奏する。
本発明は、装置内部に検査プログラムを内蔵し、製造ラインや保守現場等で検査プログラムを実行する電子制御装置に適用可能である。
1 CPU
2 アドレスデコーダ・アドレス空間切替部
2a アドレスデコーダ
2b アドレス空間切替部
3 ROM
4 RAM
5 H/W切替機能部(H/W-Window切替部)
6 S/W切替機能部(S/W-Window切替レジスタ)
7 選択部(アドレス変換方式選択部)
8 リセット回路
30 ROM空間マップ
31 Window1(製品プログラム)
32 Window2(検査、モニタプログラム)
33 CPUから見えているエリア
40 ROMアドレス空間(変換前)
41 ROMアドレス空間(変換後)
42 CPUから見えているエリア

Claims (17)

  1. 複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段と、前記記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段と、を有する電子制御装置であって、
    前記プログラム処理手段から出力される前記アドレスを、指定された切替設定に従って、前記複数のプログラムの1つを指定するアドレスへ切り替える切替手段と、
    ハードウェアによるハードウェア切替設定を指定する第1切替設定手段と、
    前記プログラム処理手段からの指示に従ってソフトウェア切替設定を指定する第2切替設定手段と、
    前記プログラム処理手段からの指示に従って前記ハードウェア切替設定あるいは前記ソフトウェア切替設定のいずれかを選択し、選択された切替設定を前記指定された切替設定として前記切替手段へ出力する選択手段と、
    をさらに有することを特徴とする電子制御装置。
  2. 前記プログラム処理手段による装置リセット解除時に、前記プログラム処理手段は前記指定された切替設定に対応したプログラムを前記記憶手段から読み出すことを特徴とする請求項1に記載の電子制御装置。
  3. 前記プログラム処理手段からの指示に従って設定された前記第2切替設定手段の前記ソフトウェア切替設定および前記選択手段の選択設定は、装置リセットによっても保持されることを特徴とする請求項1または2に記載の電子制御装置。
  4. 前記選択手段は前記ハードウェア切替設定を通常選択し、前記プログラム処理手段は電源投入時の装置起動により前記ハードウェア切替設定に対応したプログラムを前記記憶手段から読み出すことを特徴とする請求項1−3にいずれか1項に記載の電子制御装置。
  5. 複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段と、前記記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段と、を有する電子制御装置のプログラム起動切替方法であって、
    ハードウェアにより指定されたハードウェア切替設定を指定し、
    前記プログラム処理手段からの指示に従ってソフトウェア切替設定を指定し、
    前記プログラム処理手段からの指示に従って前記ハードウェア切替設定あるいは前記ソフトウェア切替設定のいずれかを選択し、
    前記選択された切替設定に従って、前記プログラム処理手段から出力される前記アドレスを前記複数のプログラムの1つを指定するアドレスへ切り替える、
    ことを特徴とするプログラム起動切替方法。
  6. 前記プログラム処理手段による装置リセット解除時に、前記プログラム処理手段は前記選択された切替設定に対応したプログラムを前記記憶手段から読み出して起動することを特徴とする請求項5に記載のプログラム起動切替方法。
  7. 前記プログラム処理手段からの指示に従って設定された前記ソフトウェア切替設定および前記切替設定の選択は、装置リセットによっても保持されることを特徴とする請求項5または6に記載のプログラム起動切替方法。
  8. 前記切替設定の選択は前記ハードウェア切替設定を通常選択し、前記プログラム処理手段は電源投入時の装置起動により前記ハードウェア切替設定に対応したプログラムを前記記憶手段から読み出して起動することを特徴とする請求項5−7にいずれか1項に記載のプログラム起動切替方法。
  9. 前記ハードウェア切替設定は、前記複数プログラムのうち当該装置の検査プログラムを指定することを特徴とする請求項8に記載のプログラム起動切替方法。
  10. 前記ハードウェア切替設定は前記複数プログラムのうち製品プログラムを指定し、当該製品プログラムの起動後に前記ソフトウェア切替設定を当該装置の検査プログラムに指定すると共に、前記切替設定の選択を当該ソフトウェア切替設定に変更し、前記プログラム処理手段により前記装置リセットを発生させることを特徴とする請求項8に記載のプログラム起動切替方法。
  11. 複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段と、前記記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段と、を有する電子制御装置において、前記プログラム処理手段にプログラム起動切替機能を実現するためのコンピュータプログラムであって、
    ハードウェアにより指定されたハードウェア切替設定あるいはソフトウェアにより指定されたソフトウェア切替設定のいずれかを選択する機能と、
    前記選択された切替設定に従って、前記プログラム処理手段から出力される前記アドレスを前記複数のプログラムの1つを指定するアドレスへ切り替える機能と、
    を前記プログラム処理手段で実現することを特徴とするコンピュータプログラム。
  12. 前記プログラム処理手段による装置リセット解除時に、前記プログラム処理手段は前記選択された切替設定に対応したプログラムを前記記憶手段から読み出して起動することを特徴とする請求項12に記載のコンピュータプログラム。
  13. 前記プログラム処理手段からの指示に従って設定された前記ソフトウェア切替設定および前記切替設定の選択は、装置リセットによっても保持されることを特徴とする請求項11または12に記載のコンピュータプログラム。
  14. 前記切替設定の選択は前記ハードウェア切替設定を通常選択し、前記プログラム処理手段は電源投入時の装置起動により前記ハードウェア切替設定に対応したプログラムを前記記憶手段から読み出して起動することを特徴とする請求項11−13にいずれか1項に記載のコンピュータプログラム。
  15. 前記ハードウェア切替設定は、前記複数プログラムのうち当該装置の検査プログラムを指定することを特徴とする請求項14に記載のコンピュータプログラム。
  16. 前記ハードウェア切替設定は前記複数プログラムのうち製品プログラムを指定し、当該製品プログラムの起動後に前記ソフトウェア切替設定を当該装置の検査プログラムに指定すると共に、前記切替設定の選択を当該ソフトウェア切替設定に変更し、前記プログラム処理手段により前記装置リセットを発生させることを特徴とする請求項14に記載のコンピュータプログラム。
  17. 請求項11−16のいずれか1項に記載のコンピュータプログラムを実行するコンピュータシステム。
JP2009051478A 2009-03-05 2009-03-05 電子制御装置およびプログラム起動切替方法 Expired - Fee Related JP5071943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009051478A JP5071943B2 (ja) 2009-03-05 2009-03-05 電子制御装置およびプログラム起動切替方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009051478A JP5071943B2 (ja) 2009-03-05 2009-03-05 電子制御装置およびプログラム起動切替方法

Publications (2)

Publication Number Publication Date
JP2010205094A true JP2010205094A (ja) 2010-09-16
JP5071943B2 JP5071943B2 (ja) 2012-11-14

Family

ID=42966486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009051478A Expired - Fee Related JP5071943B2 (ja) 2009-03-05 2009-03-05 電子制御装置およびプログラム起動切替方法

Country Status (1)

Country Link
JP (1) JP5071943B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116522A (zh) * 2013-01-31 2013-05-22 广州海格通信集团股份有限公司 Dsp芯片的内核动态切换方法及控制系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03149621A (ja) * 1989-11-06 1991-06-26 Sharp Corp マイクロプロセッサ
JPH1055319A (ja) * 1996-08-08 1998-02-24 Sony Corp マイクロプロセッサ回路
JPH10111814A (ja) * 1996-10-08 1998-04-28 Hitachi Ltd 通信システム
JP2006011784A (ja) * 2004-06-25 2006-01-12 Nec Commun Syst Ltd 起動制御装置およびその方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03149621A (ja) * 1989-11-06 1991-06-26 Sharp Corp マイクロプロセッサ
JPH1055319A (ja) * 1996-08-08 1998-02-24 Sony Corp マイクロプロセッサ回路
JPH10111814A (ja) * 1996-10-08 1998-04-28 Hitachi Ltd 通信システム
JP2006011784A (ja) * 2004-06-25 2006-01-12 Nec Commun Syst Ltd 起動制御装置およびその方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116522A (zh) * 2013-01-31 2013-05-22 广州海格通信集团股份有限公司 Dsp芯片的内核动态切换方法及控制系统
CN103116522B (zh) * 2013-01-31 2016-09-07 广州海格通信集团股份有限公司 Dsp芯片的内核程序动态切换方法及控制系统

Also Published As

Publication number Publication date
JP5071943B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
US9043806B2 (en) Information processing device and task switching method
US8627119B2 (en) Script engine for control of power management controllers
JP5071943B2 (ja) 電子制御装置およびプログラム起動切替方法
JP2003044303A (ja) コンピュータ装置
JP4522799B2 (ja) 半導体回路装置及び暴走検出方法
JP2011013915A (ja) 測定装置の制御方法
JP2011113257A (ja) 情報処理装置及び情報処理装置の起動方法
CN114416637A (zh) 一种soc芯片复位处理方法、装置、soc芯片及介质
JP2008040996A (ja) プログラマブルコントローラ
JP2005038203A (ja) メモリ制御方法及び装置
JP2008065549A (ja) マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法
JP2009093270A (ja) コンピュータシステム及びその起動方法
JP2002229692A (ja) 情報処理装置
JP2007179106A (ja) 処理システム
JP2008117148A (ja) 情報処理装置および情報処理方法
JP2005276104A (ja) マイクロコンピュータ
JP2006227969A (ja) 半導体集積回路,及び、情報処理装置
US9740660B2 (en) CPU control method, electronic system control method and electronic system for improved CPU utilization in executing functions
JP2007072992A (ja) 制御装置
JP2000056984A (ja) メモリ内蔵マイクロコンピュータ及びマイクロコンピュータのリセット方法
JP2006301776A (ja) デュアルポートramへのプログラム書き込み回路
JP2011175503A (ja) 数値制御装置の初期化方法及び数値制御装置
JPH09128244A (ja) 制御装置
JP2001075798A (ja) 情報処理装置
JP2009193479A (ja) マルチcpu装置及びそのブート処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120815

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees