JP2010205094A - 電子制御装置およびプログラム起動切替方法 - Google Patents
電子制御装置およびプログラム起動切替方法 Download PDFInfo
- Publication number
- JP2010205094A JP2010205094A JP2009051478A JP2009051478A JP2010205094A JP 2010205094 A JP2010205094 A JP 2010205094A JP 2009051478 A JP2009051478 A JP 2009051478A JP 2009051478 A JP2009051478 A JP 2009051478A JP 2010205094 A JP2010205094 A JP 2010205094A
- Authority
- JP
- Japan
- Prior art keywords
- program
- switching
- switching setting
- setting
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段(3)と、記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段(1)と、を有する電子制御装置であって、プログラム処理手段から出力されるアドレスを、指定された切替設定に従って1つのプログラムを指定するアドレスへ切り替える切替手段(2b)と、ハードウェアによるハードウェア切替設定を指定する第1切替設定手段(5)と、プログラム処理手段からの指示に従ってソフトウェア切替設定を指定する第2切替設定手段(6)と、プログラム処理手段からの指示に従ってハードウェア切替設定あるいはソフトウェア切替設定のいずれかを選択し、選択された切替設定を切替手段へ出力する選択手段(7)と有する。
【選択図】図1
Description
ROM:リードオンリメモリ(Read Only Memory)
RAM:ランダムアクセスメモリ(Random Access Memory)
S/W:ソフトウェア(Software)
H/W:ハードウェア(Hardware)
Cold Boot:電源オン時の起動(コールドブート)
Warm Boot:CPUの指示による起動(ウォームブート)。
図1に示すように、本発明の一実施形態に係る電子制御装置は、CPU1がアドレス及びデータをROM3またはRAM4に供給し、プログラムの読み出し、データの書き込み/読み出しを行う。ROM3には、後述するように2種類のプログラムが異なるアドレス領域に格納されているものとする。
図3に示すROM3の物理ROM空間マップ30では、アドレス領域31にWindow1(製品プログラム)が、アドレス領域32にWindow2(検査、モニタプログラム)34がそれぞれ格納されており、CPU1から見えるエリア33はアドレス領域31であり、この場合ではWindow1の製品プログラムが実行される。
次に、図5を参照しながら本実施形態による電子制御装置において製造ライン等で検査プログラムを起動する場合について説明する。図5(A)は検査プログラムを起動する場合の動作を示し、図5(B)は製品プログラムを起動し、その後検査プログラムを起動した場合の動作を示す。
本実施形態によれば、ユーザの利用環境により、H/WによるCPUのブートコード切替機能とS/WによるCPUのブートコード切替機能とを使い分け、所望のプログラムを起動することが可能となる。例えば、H/WによるCPUのブートコード切替がアクセスできない状態でも、S/WによるCPUのブートコード切替を用いて、複数種類のプログラム(例えば、製品プログラムと検査プログラム)のいずれかを選択することで、容易にプログラムの起動切替が可能となる。
上述した実施形態では、H/W切替機能部5とS/W切替機能部6を有する電子制御装置を説明したが、H/W切替機能部5を持たない電子制御装置でも本発明を適用できる。H/W切替機能部5がない場合には製造ライン等で簡単に製品プログラムと検査プログラムの切替はできないが、S/W切替機能部6のレジスタにデフォルトデータを不揮発で設定しておけば、それによって電子制御装置を起動後にプログラムの切替を行うことが可能となり、上述したように、使用するCPUの制限事項に関わらず利用可能であるという効果を奏する。
2 アドレスデコーダ・アドレス空間切替部
2a アドレスデコーダ
2b アドレス空間切替部
3 ROM
4 RAM
5 H/W切替機能部(H/W-Window切替部)
6 S/W切替機能部(S/W-Window切替レジスタ)
7 選択部(アドレス変換方式選択部)
8 リセット回路
30 ROM空間マップ
31 Window1(製品プログラム)
32 Window2(検査、モニタプログラム)
33 CPUから見えているエリア
40 ROMアドレス空間(変換前)
41 ROMアドレス空間(変換後)
42 CPUから見えているエリア
Claims (17)
- 複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段と、前記記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段と、を有する電子制御装置であって、
前記プログラム処理手段から出力される前記アドレスを、指定された切替設定に従って、前記複数のプログラムの1つを指定するアドレスへ切り替える切替手段と、
ハードウェアによるハードウェア切替設定を指定する第1切替設定手段と、
前記プログラム処理手段からの指示に従ってソフトウェア切替設定を指定する第2切替設定手段と、
前記プログラム処理手段からの指示に従って前記ハードウェア切替設定あるいは前記ソフトウェア切替設定のいずれかを選択し、選択された切替設定を前記指定された切替設定として前記切替手段へ出力する選択手段と、
をさらに有することを特徴とする電子制御装置。 - 前記プログラム処理手段による装置リセット解除時に、前記プログラム処理手段は前記指定された切替設定に対応したプログラムを前記記憶手段から読み出すことを特徴とする請求項1に記載の電子制御装置。
- 前記プログラム処理手段からの指示に従って設定された前記第2切替設定手段の前記ソフトウェア切替設定および前記選択手段の選択設定は、装置リセットによっても保持されることを特徴とする請求項1または2に記載の電子制御装置。
- 前記選択手段は前記ハードウェア切替設定を通常選択し、前記プログラム処理手段は電源投入時の装置起動により前記ハードウェア切替設定に対応したプログラムを前記記憶手段から読み出すことを特徴とする請求項1−3にいずれか1項に記載の電子制御装置。
- 複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段と、前記記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段と、を有する電子制御装置のプログラム起動切替方法であって、
ハードウェアにより指定されたハードウェア切替設定を指定し、
前記プログラム処理手段からの指示に従ってソフトウェア切替設定を指定し、
前記プログラム処理手段からの指示に従って前記ハードウェア切替設定あるいは前記ソフトウェア切替設定のいずれかを選択し、
前記選択された切替設定に従って、前記プログラム処理手段から出力される前記アドレスを前記複数のプログラムの1つを指定するアドレスへ切り替える、
ことを特徴とするプログラム起動切替方法。 - 前記プログラム処理手段による装置リセット解除時に、前記プログラム処理手段は前記選択された切替設定に対応したプログラムを前記記憶手段から読み出して起動することを特徴とする請求項5に記載のプログラム起動切替方法。
- 前記プログラム処理手段からの指示に従って設定された前記ソフトウェア切替設定および前記切替設定の選択は、装置リセットによっても保持されることを特徴とする請求項5または6に記載のプログラム起動切替方法。
- 前記切替設定の選択は前記ハードウェア切替設定を通常選択し、前記プログラム処理手段は電源投入時の装置起動により前記ハードウェア切替設定に対応したプログラムを前記記憶手段から読み出して起動することを特徴とする請求項5−7にいずれか1項に記載のプログラム起動切替方法。
- 前記ハードウェア切替設定は、前記複数プログラムのうち当該装置の検査プログラムを指定することを特徴とする請求項8に記載のプログラム起動切替方法。
- 前記ハードウェア切替設定は前記複数プログラムのうち製品プログラムを指定し、当該製品プログラムの起動後に前記ソフトウェア切替設定を当該装置の検査プログラムに指定すると共に、前記切替設定の選択を当該ソフトウェア切替設定に変更し、前記プログラム処理手段により前記装置リセットを発生させることを特徴とする請求項8に記載のプログラム起動切替方法。
- 複数のプログラムをそれぞれ異なるアドレス領域に記憶する記憶手段と、前記記憶手段にアドレスを出力してプログラムを読み出すプログラム処理手段と、を有する電子制御装置において、前記プログラム処理手段にプログラム起動切替機能を実現するためのコンピュータプログラムであって、
ハードウェアにより指定されたハードウェア切替設定あるいはソフトウェアにより指定されたソフトウェア切替設定のいずれかを選択する機能と、
前記選択された切替設定に従って、前記プログラム処理手段から出力される前記アドレスを前記複数のプログラムの1つを指定するアドレスへ切り替える機能と、
を前記プログラム処理手段で実現することを特徴とするコンピュータプログラム。 - 前記プログラム処理手段による装置リセット解除時に、前記プログラム処理手段は前記選択された切替設定に対応したプログラムを前記記憶手段から読み出して起動することを特徴とする請求項12に記載のコンピュータプログラム。
- 前記プログラム処理手段からの指示に従って設定された前記ソフトウェア切替設定および前記切替設定の選択は、装置リセットによっても保持されることを特徴とする請求項11または12に記載のコンピュータプログラム。
- 前記切替設定の選択は前記ハードウェア切替設定を通常選択し、前記プログラム処理手段は電源投入時の装置起動により前記ハードウェア切替設定に対応したプログラムを前記記憶手段から読み出して起動することを特徴とする請求項11−13にいずれか1項に記載のコンピュータプログラム。
- 前記ハードウェア切替設定は、前記複数プログラムのうち当該装置の検査プログラムを指定することを特徴とする請求項14に記載のコンピュータプログラム。
- 前記ハードウェア切替設定は前記複数プログラムのうち製品プログラムを指定し、当該製品プログラムの起動後に前記ソフトウェア切替設定を当該装置の検査プログラムに指定すると共に、前記切替設定の選択を当該ソフトウェア切替設定に変更し、前記プログラム処理手段により前記装置リセットを発生させることを特徴とする請求項14に記載のコンピュータプログラム。
- 請求項11−16のいずれか1項に記載のコンピュータプログラムを実行するコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009051478A JP5071943B2 (ja) | 2009-03-05 | 2009-03-05 | 電子制御装置およびプログラム起動切替方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009051478A JP5071943B2 (ja) | 2009-03-05 | 2009-03-05 | 電子制御装置およびプログラム起動切替方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205094A true JP2010205094A (ja) | 2010-09-16 |
JP5071943B2 JP5071943B2 (ja) | 2012-11-14 |
Family
ID=42966486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009051478A Expired - Fee Related JP5071943B2 (ja) | 2009-03-05 | 2009-03-05 | 電子制御装置およびプログラム起動切替方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5071943B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103116522A (zh) * | 2013-01-31 | 2013-05-22 | 广州海格通信集团股份有限公司 | Dsp芯片的内核动态切换方法及控制系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03149621A (ja) * | 1989-11-06 | 1991-06-26 | Sharp Corp | マイクロプロセッサ |
JPH1055319A (ja) * | 1996-08-08 | 1998-02-24 | Sony Corp | マイクロプロセッサ回路 |
JPH10111814A (ja) * | 1996-10-08 | 1998-04-28 | Hitachi Ltd | 通信システム |
JP2006011784A (ja) * | 2004-06-25 | 2006-01-12 | Nec Commun Syst Ltd | 起動制御装置およびその方法 |
-
2009
- 2009-03-05 JP JP2009051478A patent/JP5071943B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03149621A (ja) * | 1989-11-06 | 1991-06-26 | Sharp Corp | マイクロプロセッサ |
JPH1055319A (ja) * | 1996-08-08 | 1998-02-24 | Sony Corp | マイクロプロセッサ回路 |
JPH10111814A (ja) * | 1996-10-08 | 1998-04-28 | Hitachi Ltd | 通信システム |
JP2006011784A (ja) * | 2004-06-25 | 2006-01-12 | Nec Commun Syst Ltd | 起動制御装置およびその方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103116522A (zh) * | 2013-01-31 | 2013-05-22 | 广州海格通信集团股份有限公司 | Dsp芯片的内核动态切换方法及控制系统 |
CN103116522B (zh) * | 2013-01-31 | 2016-09-07 | 广州海格通信集团股份有限公司 | Dsp芯片的内核程序动态切换方法及控制系统 |
Also Published As
Publication number | Publication date |
---|---|
JP5071943B2 (ja) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9043806B2 (en) | Information processing device and task switching method | |
US8627119B2 (en) | Script engine for control of power management controllers | |
JP5071943B2 (ja) | 電子制御装置およびプログラム起動切替方法 | |
JP2003044303A (ja) | コンピュータ装置 | |
JP4522799B2 (ja) | 半導体回路装置及び暴走検出方法 | |
JP2011013915A (ja) | 測定装置の制御方法 | |
JP2011113257A (ja) | 情報処理装置及び情報処理装置の起動方法 | |
CN114416637A (zh) | 一种soc芯片复位处理方法、装置、soc芯片及介质 | |
JP2008040996A (ja) | プログラマブルコントローラ | |
JP2005038203A (ja) | メモリ制御方法及び装置 | |
JP2008065549A (ja) | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 | |
JP2009093270A (ja) | コンピュータシステム及びその起動方法 | |
JP2002229692A (ja) | 情報処理装置 | |
JP2007179106A (ja) | 処理システム | |
JP2008117148A (ja) | 情報処理装置および情報処理方法 | |
JP2005276104A (ja) | マイクロコンピュータ | |
JP2006227969A (ja) | 半導体集積回路,及び、情報処理装置 | |
US9740660B2 (en) | CPU control method, electronic system control method and electronic system for improved CPU utilization in executing functions | |
JP2007072992A (ja) | 制御装置 | |
JP2000056984A (ja) | メモリ内蔵マイクロコンピュータ及びマイクロコンピュータのリセット方法 | |
JP2006301776A (ja) | デュアルポートramへのプログラム書き込み回路 | |
JP2011175503A (ja) | 数値制御装置の初期化方法及び数値制御装置 | |
JPH09128244A (ja) | 制御装置 | |
JP2001075798A (ja) | 情報処理装置 | |
JP2009193479A (ja) | マルチcpu装置及びそのブート処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120815 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |