JP2002229692A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2002229692A JP2002229692A JP2001029538A JP2001029538A JP2002229692A JP 2002229692 A JP2002229692 A JP 2002229692A JP 2001029538 A JP2001029538 A JP 2001029538A JP 2001029538 A JP2001029538 A JP 2001029538A JP 2002229692 A JP2002229692 A JP 2002229692A
- Authority
- JP
- Japan
- Prior art keywords
- operation mode
- mode
- memory
- power consumption
- low power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 システム全体を通常運転モードに復帰させる
ためのハードウェア回路の規模を増大させることなく、
低消費電力モードから通常運転モードへのモード遷移を
可能にする。 【解決手段】 ＲＯＭ０２、ＤＲＡＭ０３やシステムバ
ス１２が低消費電力運転モードであっても、ＣＰＵ０１
がアクセス可能なＳＲＡＭ０５をシステムに用意し、そ
のＳＲＡＭ０５に予め、システムバス１２やＲＯＭコン
トローラ０８及びＲＡＭコントローラ０９の各動作モー
ドを通常運転モードに戻す第１のモード復帰処理プログ
ラムを格納しておき、システム全体が低消費電力運転モ
ード状態にあるとき、ＣＰＵ０１がＳＲＡＭ０５にアク
セスして第１のモード復帰処理プログラムを実行する。
これによって通常運転モードに戻ったＲＯＭ０２または
ＤＲＡＭ０３にＣＰＵ０１がアクセスし、そこに格納さ
れた第２のモード復帰処理プログラムを実行する。
ためのハードウェア回路の規模を増大させることなく、
低消費電力モードから通常運転モードへのモード遷移を
可能にする。 【解決手段】 ＲＯＭ０２、ＤＲＡＭ０３やシステムバ
ス１２が低消費電力運転モードであっても、ＣＰＵ０１
がアクセス可能なＳＲＡＭ０５をシステムに用意し、そ
のＳＲＡＭ０５に予め、システムバス１２やＲＯＭコン
トローラ０８及びＲＡＭコントローラ０９の各動作モー
ドを通常運転モードに戻す第１のモード復帰処理プログ
ラムを格納しておき、システム全体が低消費電力運転モ
ード状態にあるとき、ＣＰＵ０１がＳＲＡＭ０５にアク
セスして第１のモード復帰処理プログラムを実行する。
これによって通常運転モードに戻ったＲＯＭ０２または
ＤＲＡＭ０３にＣＰＵ０１がアクセスし、そこに格納さ
れた第２のモード復帰処理プログラムを実行する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、少なくともＣＰＵ、メモリ及びシステムバス
を備え、該ＣＰＵ、メモリ及びシステムバスが個別に、
通常運転モードと低消費電力運転モードとの間で運転モ
ードを遷移する情報処理装置に関する。
し、特に、少なくともＣＰＵ、メモリ及びシステムバス
を備え、該ＣＰＵ、メモリ及びシステムバスが個別に、
通常運転モードと低消費電力運転モードとの間で運転モ
ードを遷移する情報処理装置に関する。
【０００２】
【従来の技術】従来、低消費電力運転モードを持つ情報
処理システムにおいて、システムを低消費電力運転モー
ドに設定するには、メモリコントローラやバスコントロ
ーラへのクロックの供給を停止する方法が取られてい
る。なお、情報処理システムで最も電力を消耗するのは
ＲＡＭやＲＯＭなどのメモリであり、これを制御するメ
モリコントローラに対して取り分け、低消費電力運転モ
ードヘ移行するための設定を行う必要がある。
処理システムにおいて、システムを低消費電力運転モー
ドに設定するには、メモリコントローラやバスコントロ
ーラへのクロックの供給を停止する方法が取られてい
る。なお、情報処理システムで最も電力を消耗するのは
ＲＡＭやＲＯＭなどのメモリであり、これを制御するメ
モリコントローラに対して取り分け、低消費電力運転モ
ードヘ移行するための設定を行う必要がある。
【０００３】ところで、メモリを含めシステム全体を低
消費電力運転モードヘ移行させるには、従来、以下のよ
うなソフトウェアによる処理を段階的に行う。 （１）メモリコントローラの動作モードを低消費電力運
転モードヘ変更する（これにより、ＲＯＭやＲＡＭが低
消費電力運転モードヘ移行する）。 （２）メモリコントローラ等が接続されているシステム
バスを低消費電力運転モードに移行し、バス機能のほと
んどの機能を停止する（システムバスに繋がっているメ
モリ以外のすべての構成要素へのクロックの供給は既に
停止されていると仮定している）。 （３）ＣＰＵ自体を低消費電力運転モードに遷移させ
る。
消費電力運転モードヘ移行させるには、従来、以下のよ
うなソフトウェアによる処理を段階的に行う。 （１）メモリコントローラの動作モードを低消費電力運
転モードヘ変更する（これにより、ＲＯＭやＲＡＭが低
消費電力運転モードヘ移行する）。 （２）メモリコントローラ等が接続されているシステム
バスを低消費電力運転モードに移行し、バス機能のほと
んどの機能を停止する（システムバスに繋がっているメ
モリ以外のすべての構成要素へのクロックの供給は既に
停止されていると仮定している）。 （３）ＣＰＵ自体を低消費電力運転モードに遷移させ
る。
【０００４】また、（３）の処理を終了した段階から通
常運転モードに復帰させるには、割り込み等の外部から
のイベントをＣＰＵに通知することが一般的に行われ
る。
常運転モードに復帰させるには、割り込み等の外部から
のイベントをＣＰＵに通知することが一般的に行われ
る。
【０００５】これら割り込みイベントに応じて、モード
復帰処理を行う割り込み復帰処理ハンドラは、通常、Ｒ
ＯＭあるいはＲＡＭ上に存在するので、割り込み等の外
部イベントにより、（３）の処理が終了した状態になっ
ているＣＰＵが割り込み処理を実行できるようになるに
は、以下に示すような段階を経る必要がある。 （１）割り込み等の外部イベントでＣＰＵが低消費電力
運転モードから通常運転モードに復帰し、ソフトウェア
が実行可能な状態にする。 （２）システムバスを通常運転モードに移行し、バス機
能がすべて復帰する。 （３）メモリコントローラの動作モードを通常運転モー
ドに変更し、ＲＯＭやＲＡＭを通常運転モードに復帰さ
せる。
復帰処理を行う割り込み復帰処理ハンドラは、通常、Ｒ
ＯＭあるいはＲＡＭ上に存在するので、割り込み等の外
部イベントにより、（３）の処理が終了した状態になっ
ているＣＰＵが割り込み処理を実行できるようになるに
は、以下に示すような段階を経る必要がある。 （１）割り込み等の外部イベントでＣＰＵが低消費電力
運転モードから通常運転モードに復帰し、ソフトウェア
が実行可能な状態にする。 （２）システムバスを通常運転モードに移行し、バス機
能がすべて復帰する。 （３）メモリコントローラの動作モードを通常運転モー
ドに変更し、ＲＯＭやＲＡＭを通常運転モードに復帰さ
せる。
【０００６】ＣＰＵを割り込み等の外部イベントにより
通常運転モードに復帰させる処理は、ハードウェアによ
って自動的に行われる場合が一般的であるが、システム
バスやメモリコントローラの動作モードを通常運転モー
ドに戻す処理は通常、ソフトウェアで行なわれる。な
お、このソフトウェアの規模は大変小さく、数十バイト
から数百バイト程度である。システムはこの通常運転モ
ードに戻すソフトウェア処理のあと、割り込み復帰処理
ハンドラを実行することになる。
通常運転モードに復帰させる処理は、ハードウェアによ
って自動的に行われる場合が一般的であるが、システム
バスやメモリコントローラの動作モードを通常運転モー
ドに戻す処理は通常、ソフトウェアで行なわれる。な
お、このソフトウェアの規模は大変小さく、数十バイト
から数百バイト程度である。システムはこの通常運転モ
ードに戻すソフトウェア処理のあと、割り込み復帰処理
ハンドラを実行することになる。
【０００７】システムバスやメモリコントローラの動作
モードを通常運転モードに戻す処理をソフトウェアによ
って行わないと、上記のシステムにおいて、低消費電力
運転モードにあるＣＰＵがメモリにアクセスしようとし
た段階で重大なシステムエラーが発生し、システムが停
止してしまう。
モードを通常運転モードに戻す処理をソフトウェアによ
って行わないと、上記のシステムにおいて、低消費電力
運転モードにあるＣＰＵがメモリにアクセスしようとし
た段階で重大なシステムエラーが発生し、システムが停
止してしまう。
【０００８】これに対して、上記以外のモード遷移の方
法として、システムを通常運転モードから低消費電力運
転モードに移行させる処理をソフトウェアで行い、逆に
低消費電力運転モードから通常運転モードヘ復帰させる
処理をハードウェアで自動的に行う方法がある。この方
法では、前述の不具合が発生しない。
法として、システムを通常運転モードから低消費電力運
転モードに移行させる処理をソフトウェアで行い、逆に
低消費電力運転モードから通常運転モードヘ復帰させる
処理をハードウェアで自動的に行う方法がある。この方
法では、前述の不具合が発生しない。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
ソフトウェアにより低消費電力運転モードヘ移行させ、
その後割り込み等の外部イベントを契機に自動的にハー
ドウェアによって通常運転モードヘ復帰させる従来の情
報処理システムにおいては、メモリコントローラ回路や
システムバス制御回路などのハードウェアの制御が複雑
になり、ハードウェアの回路規模が増大し、その開発に
時間がかかる。また、除くことの難しい不具合が回路に
発生する可能性があるという問題があった。
ソフトウェアにより低消費電力運転モードヘ移行させ、
その後割り込み等の外部イベントを契機に自動的にハー
ドウェアによって通常運転モードヘ復帰させる従来の情
報処理システムにおいては、メモリコントローラ回路や
システムバス制御回路などのハードウェアの制御が複雑
になり、ハードウェアの回路規模が増大し、その開発に
時間がかかる。また、除くことの難しい不具合が回路に
発生する可能性があるという問題があった。
【００１０】本発明はこのような問題点に鑑みてなされ
たものであって、システム全体を通常運転モードに復帰
させるためのハードウェア回路の規模を増大させること
なく、低消費電力モードから通常運転モードへのモード
遷移を可能にした情報処理装置を提供することを目的と
する。
たものであって、システム全体を通常運転モードに復帰
させるためのハードウェア回路の規模を増大させること
なく、低消費電力モードから通常運転モードへのモード
遷移を可能にした情報処理装置を提供することを目的と
する。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明によれば、少なくともＣＰＵ、
メモリ及びシステムバスを備え、該ＣＰＵ、メモリ及び
システムバスが個別に、通常運転モードと低消費電力運
転モードとの間で運転モードを遷移する情報処理装置に
おいて、前記システムバス及びメモリを低消費電力運転
モードから通常運転モードに戻す処理手順を記述した第
１のモード復帰処理プログラムと、割り込みイベントに
応じてモード復帰処理を行う割り込み復帰処理ハンドラ
の処理手順を記述した第２のモード復帰処理プログラム
とを格納したメモリと、前記情報処理装置全体が低消費
電力運転モードになっても記憶内容を保持するととも
に、低消費電力運転モードから通常運転モードに復帰し
た直後の前記ＣＰＵが前記システムバスにアクセスする
ことなく、アクセス可能である小規模メモリと、前記情
報処理装置が通常運転モードにおいて動作中に、前記メ
モリ内の前記第１のモード復帰処理プログラムを前記小
規模メモリに格納する格納手段と、低消費電力運転モー
ドにおいて動作中の前記情報処理装置を通常運転モード
に復帰させる外部イベントを受けて、前記ＣＰＵに、前
記小規模メモリに格納された第１のモード復帰処理プロ
グラムを実行させる第１の実行手段と、前記第１の実行
手段によって前記第１のモード復帰処理プログラムが実
行された後、前記ＣＰＵを前記メモリにアクセスさせ、
前記メモリ内の前記第２のモード復帰処理プログラムを
実行させる第２の実行手段とを有することを特徴とす
る。
に、請求項１記載の発明によれば、少なくともＣＰＵ、
メモリ及びシステムバスを備え、該ＣＰＵ、メモリ及び
システムバスが個別に、通常運転モードと低消費電力運
転モードとの間で運転モードを遷移する情報処理装置に
おいて、前記システムバス及びメモリを低消費電力運転
モードから通常運転モードに戻す処理手順を記述した第
１のモード復帰処理プログラムと、割り込みイベントに
応じてモード復帰処理を行う割り込み復帰処理ハンドラ
の処理手順を記述した第２のモード復帰処理プログラム
とを格納したメモリと、前記情報処理装置全体が低消費
電力運転モードになっても記憶内容を保持するととも
に、低消費電力運転モードから通常運転モードに復帰し
た直後の前記ＣＰＵが前記システムバスにアクセスする
ことなく、アクセス可能である小規模メモリと、前記情
報処理装置が通常運転モードにおいて動作中に、前記メ
モリ内の前記第１のモード復帰処理プログラムを前記小
規模メモリに格納する格納手段と、低消費電力運転モー
ドにおいて動作中の前記情報処理装置を通常運転モード
に復帰させる外部イベントを受けて、前記ＣＰＵに、前
記小規模メモリに格納された第１のモード復帰処理プロ
グラムを実行させる第１の実行手段と、前記第１の実行
手段によって前記第１のモード復帰処理プログラムが実
行された後、前記ＣＰＵを前記メモリにアクセスさせ、
前記メモリ内の前記第２のモード復帰処理プログラムを
実行させる第２の実行手段とを有することを特徴とす
る。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
面を参照して説明する。
【００１３】（第１の実施の形態）図１は、本発明に係
る情報処理装置の第１の実施の形態の構成を示すブロッ
ク図である。
る情報処理装置の第１の実施の形態の構成を示すブロッ
ク図である。
【００１４】図１において、０１はＣＰＵ（Central Pr
ocessing Unit）、０２はＲＯＭ（Read Only Memor
y）、０３はＤＲＡＭ（Dynamic Random Access Memor
y）、１２はシステムバス、０４はシステムバス１２の
制御を行うシステムバスコントローラ（システムバス制
御回路）である。
ocessing Unit）、０２はＲＯＭ（Read Only Memor
y）、０３はＤＲＡＭ（Dynamic Random Access Memor
y）、１２はシステムバス、０４はシステムバス１２の
制御を行うシステムバスコントローラ（システムバス制
御回路）である。
【００１５】０８はＲＯＭ０２の制御を行うＲＯＭコン
トローラ（ＲＯＭ制御回路）であり、０９はＤＲＡＭ０
３の制御を行うＲＡＭコントローラ（ＲＡＭ制御回路）
である。１０および１１は、ＲＯＭ０２、ＤＲＡＭ０３
等を除くシステムバス１２に接続されている各デバイス
を制御するデバイスコントローラ（デバイス制御回路）
である。
トローラ（ＲＯＭ制御回路）であり、０９はＤＲＡＭ０
３の制御を行うＲＡＭコントローラ（ＲＡＭ制御回路）
である。１０および１１は、ＲＯＭ０２、ＤＲＡＭ０３
等を除くシステムバス１２に接続されている各デバイス
を制御するデバイスコントローラ（デバイス制御回路）
である。
【００１６】０５は、メモリ（ＲＯＭ０２、ＤＲＡＭ０
３）やシステムバス１２が低消費電力運転モードであっ
ても、ＣＰＵ０１がアクセス可能な小規模なメモリであ
り、本実施の形態ではＳＲＡＭ（Static Random Access
Memory）を使用している。そのメモリ容量は数十バイ
トから数百バイト程度でよく、システムの構成に応じて
決定される。
３）やシステムバス１２が低消費電力運転モードであっ
ても、ＣＰＵ０１がアクセス可能な小規模なメモリであ
り、本実施の形態ではＳＲＡＭ（Static Random Access
Memory）を使用している。そのメモリ容量は数十バイ
トから数百バイト程度でよく、システムの構成に応じて
決定される。
【００１７】なおここで、システムバス１２やＲＯＭコ
ントローラ０８及びＲＡＭコントローラ０９の各動作モ
ードを、低消費電力運転モードから通常運転モードに戻
す処理（例外ベクター）の手順を記述したプログラムを
第１のモード復帰処理プログラムと呼び、また、割り込
みイベントに応じてモード復帰処理を行う割り込み復帰
処理ハンドラ（例外ベクター）の処理手順を記述したプ
ログラムを第２のモード復帰処理プログラムと呼ぶこと
にする。これらの２つのプログラムはＲＯＭ０２または
ＤＲＡＭ０３に格納され、第１のモード復帰処理プログ
ラムの格納されるエリアの先頭アドレスを「例外ベクタ
ーアドレス１」とし、第２のモード復帰処理プログラム
の格納されるエリアの先頭アドレスを「例外ベクターア
ドレス０」とする。
ントローラ０８及びＲＡＭコントローラ０９の各動作モ
ードを、低消費電力運転モードから通常運転モードに戻
す処理（例外ベクター）の手順を記述したプログラムを
第１のモード復帰処理プログラムと呼び、また、割り込
みイベントに応じてモード復帰処理を行う割り込み復帰
処理ハンドラ（例外ベクター）の処理手順を記述したプ
ログラムを第２のモード復帰処理プログラムと呼ぶこと
にする。これらの２つのプログラムはＲＯＭ０２または
ＤＲＡＭ０３に格納され、第１のモード復帰処理プログ
ラムの格納されるエリアの先頭アドレスを「例外ベクタ
ーアドレス１」とし、第２のモード復帰処理プログラム
の格納されるエリアの先頭アドレスを「例外ベクターア
ドレス０」とする。
【００１８】図２は、システムの初期化時に実行され
る、第１のモード復帰処理プログラムのＳＲＡＭ０５へ
の書き込み処理の手順を示すフローチャートである。
る、第１のモード復帰処理プログラムのＳＲＡＭ０５へ
の書き込み処理の手順を示すフローチャートである。
【００１９】この処理は一度実行されると、システムが
停止するまで再度実行されることはない。
停止するまで再度実行されることはない。
【００２０】ステップＳ２１において、ＳＲＡＭ０５を
ＲＯＭアドレス内あるいはＲＡＭアドレス内の例外ベク
ターアドレス１にマッピングする。すなわち、システム
構成によっては、割り込み等の外部イベントに関する例
外処理プログラム（第１のモード復帰処理プログラム）
をＲＯＭ０２内に持つものと、ＤＲＡＭ０３内に持つも
のがあり得るので、システム構成に応じてＳＲＡＭ０５
をＲＯＭアドレス内あるいはＲＡＭアドレス内の例外ベ
クターアドレス１にマッピングする。
ＲＯＭアドレス内あるいはＲＡＭアドレス内の例外ベク
ターアドレス１にマッピングする。すなわち、システム
構成によっては、割り込み等の外部イベントに関する例
外処理プログラム（第１のモード復帰処理プログラム）
をＲＯＭ０２内に持つものと、ＤＲＡＭ０３内に持つも
のがあり得るので、システム構成に応じてＳＲＡＭ０５
をＲＯＭアドレス内あるいはＲＡＭアドレス内の例外ベ
クターアドレス１にマッピングする。
【００２１】次にステップＳ２２において、ＲＯＭ０２
あるいはＤＲＡＭ０３内に存在する第１のモード復帰処
理プログラムのコードを、ＲＯＭ０２あるいはＤＲＡＭ
０３からＳＲＡＭ０５にコピーする。
あるいはＤＲＡＭ０３内に存在する第１のモード復帰処
理プログラムのコードを、ＲＯＭ０２あるいはＤＲＡＭ
０３からＳＲＡＭ０５にコピーする。
【００２２】その第１のモード復帰処理プログラムの内
容は、まずシステムバスコントローラ０４を通常運転モ
ードに戻し、次にＲＯＭ０２およびＤＲＡＭ０３を通常
運転モードに戻して、ＣＰＵ０１がシステムバス１２を
介してＲＯＭ０２やＤＲＡＭ０３にアクセスできるよう
にするものである。なお、低消費電力運転モードになっ
ているデバイスコントローラ１０，１１を通常運転モー
ドに復帰させる処理を、この処理プログラムに含めるよ
うにしても良い。
容は、まずシステムバスコントローラ０４を通常運転モ
ードに戻し、次にＲＯＭ０２およびＤＲＡＭ０３を通常
運転モードに戻して、ＣＰＵ０１がシステムバス１２を
介してＲＯＭ０２やＤＲＡＭ０３にアクセスできるよう
にするものである。なお、低消費電力運転モードになっ
ているデバイスコントローラ１０，１１を通常運転モー
ドに復帰させる処理を、この処理プログラムに含めるよ
うにしても良い。
【００２３】図３は、割り込みイベントに応じてモード
復帰処理を行う第２のモード復帰処理プログラムの処理
手順を示すフローチャートである。本処理の開始時は、
システム全体が低消費電力運転モードの状態にある。
復帰処理を行う第２のモード復帰処理プログラムの処理
手順を示すフローチャートである。本処理の開始時は、
システム全体が低消費電力運転モードの状態にある。
【００２４】まずステップＳ３１で、割り込み等の外部
イベントがＣＰＵ０１に通知される。これにより、ＣＰ
Ｕ０１はハードウェアによって低消費電力運転モードか
ら通常運転モードに復帰する。
イベントがＣＰＵ０１に通知される。これにより、ＣＰ
Ｕ０１はハードウェアによって低消費電力運転モードか
ら通常運転モードに復帰する。
【００２５】ステップＳ３２では、ＣＰＵ０１の動作モ
ードが通常運転モードであるか否かを判別する。低消費
電力運転モードから通常運転モードに復帰した直後に
は、通常運転モードではないと判別され、ステップＳ３
３へ進む。
ードが通常運転モードであるか否かを判別する。低消費
電力運転モードから通常運転モードに復帰した直後に
は、通常運転モードではないと判別され、ステップＳ３
３へ進む。
【００２６】ステップＳ３３では、ＣＰＵ０１が例外ベ
クターのアドレスにジャンプするに際し、低消費電力運
転モードから通常運転モードに復帰した直後であるの
で、この場合には、例外ベクターアドレス０ではなく、
例外ベクターアドレス１にジャンプする。
クターのアドレスにジャンプするに際し、低消費電力運
転モードから通常運転モードに復帰した直後であるの
で、この場合には、例外ベクターアドレス０ではなく、
例外ベクターアドレス１にジャンプする。
【００２７】この例外ベクターアドレス１にはＳＲＡＭ
０５がマッピングされているので、ステップＳ３４にお
いて、ＣＰＵ０１はこのＳＲＡＭ０５内に存在する第１
のモード復帰処理プログラムの処理コードを実行し、そ
の結果、システムバスコントローラ０４が通常運転モー
ドに戻り、次にＲＯＭ０２およびＤＲＡＭ０３が通常運
転モードに戻り、システム全体が低消費電力運転モード
から通常運転モードヘ戻る。これにより、ＣＰＵ０１は
システムバス１２を通して、ＲＯＭ０２やＤＲＡＭ０３
にアクセスできるようになる。なお、ＳＲＡＭ０５内の
処理コードの最後には、例外ベクターアドレス０へジャ
ンプするようにプログラムされており、これにより、Ｃ
ＰＵ０１は例外ベクターアドレス０にジャンプする。
０５がマッピングされているので、ステップＳ３４にお
いて、ＣＰＵ０１はこのＳＲＡＭ０５内に存在する第１
のモード復帰処理プログラムの処理コードを実行し、そ
の結果、システムバスコントローラ０４が通常運転モー
ドに戻り、次にＲＯＭ０２およびＤＲＡＭ０３が通常運
転モードに戻り、システム全体が低消費電力運転モード
から通常運転モードヘ戻る。これにより、ＣＰＵ０１は
システムバス１２を通して、ＲＯＭ０２やＤＲＡＭ０３
にアクセスできるようになる。なお、ＳＲＡＭ０５内の
処理コードの最後には、例外ベクターアドレス０へジャ
ンプするようにプログラムされており、これにより、Ｃ
ＰＵ０１は例外ベクターアドレス０にジャンプする。
【００２８】次にステップＳ３５で、ＣＰＵ０１は、Ｒ
ＯＭ０２またはＤＲＡＭ０３内の例外ベクターアドレス
０に存在する第２のモード復帰処理プログラムを実行
し、システム全体が通常運転モードに戻る。なお、ステ
ップＳ３２で、ＣＰＵ０１の動作モードが通常運転モー
ドであると判別された場合も、ステップＳ３５が実行さ
れて、ＣＰＵ０１が、ＲＯＭ０２またはＤＲＡＭ０３内
の例外ベクターアドレス０に存在する第２のモード復帰
処理プログラムを実行し、システム全体が通常運転モー
ドに復帰する。
ＯＭ０２またはＤＲＡＭ０３内の例外ベクターアドレス
０に存在する第２のモード復帰処理プログラムを実行
し、システム全体が通常運転モードに戻る。なお、ステ
ップＳ３２で、ＣＰＵ０１の動作モードが通常運転モー
ドであると判別された場合も、ステップＳ３５が実行さ
れて、ＣＰＵ０１が、ＲＯＭ０２またはＤＲＡＭ０３内
の例外ベクターアドレス０に存在する第２のモード復帰
処理プログラムを実行し、システム全体が通常運転モー
ドに復帰する。
【００２９】以上のように第１の実施の形態では、メモ
リ（ＲＯＭ０２、ＤＲＡＭ０３）やシステムバス１２が
低消費電力運転モードであっても、ＣＰＵ０１がアクセ
ス可能な小規模なメモリＳＲＡＭ０５をシステムに用意
し、そのメモリ内に予め、システムバス１２やＲＯＭコ
ントローラ０８及びＲＡＭコントローラ０９の各動作モ
ードを、低消費電力運転モードから通常運転モードに戻
す処理（例外ベクター）を記述した第１のモード復帰処
理プログラムを格納しておき、ＣＰＵ０１を除くシステ
ム全体が低消費電力運転モード状態にあるとき、ＣＰＵ
０１が該メモリＳＲＡＭ０５にアクセスして上記の第１
のモード復帰処理プログラムを実行し、システム全体を
低消費電力運転モードから通常運転モードヘ復帰させ
る。これによって通常運転モードに戻ったＲＯＭ０２ま
たはＤＲＡＭ０３にＣＰＵ０１がアクセスし、そこに格
納された割り込みイベントに応じてモード復帰処理を行
う第２のモード復帰処理プログラムを実行する。
リ（ＲＯＭ０２、ＤＲＡＭ０３）やシステムバス１２が
低消費電力運転モードであっても、ＣＰＵ０１がアクセ
ス可能な小規模なメモリＳＲＡＭ０５をシステムに用意
し、そのメモリ内に予め、システムバス１２やＲＯＭコ
ントローラ０８及びＲＡＭコントローラ０９の各動作モ
ードを、低消費電力運転モードから通常運転モードに戻
す処理（例外ベクター）を記述した第１のモード復帰処
理プログラムを格納しておき、ＣＰＵ０１を除くシステ
ム全体が低消費電力運転モード状態にあるとき、ＣＰＵ
０１が該メモリＳＲＡＭ０５にアクセスして上記の第１
のモード復帰処理プログラムを実行し、システム全体を
低消費電力運転モードから通常運転モードヘ復帰させ
る。これによって通常運転モードに戻ったＲＯＭ０２ま
たはＤＲＡＭ０３にＣＰＵ０１がアクセスし、そこに格
納された割り込みイベントに応じてモード復帰処理を行
う第２のモード復帰処理プログラムを実行する。
【００３０】これにより、通常運転モードに復帰させる
ためのハードウェア回路の規模を増大させることなく、
低消費電力モードから通常運転モードへのモード遷移が
可能となる。
ためのハードウェア回路の規模を増大させることなく、
低消費電力モードから通常運転モードへのモード遷移が
可能となる。
【００３１】（第２の実施の形態）次に第２の実施の形
態を説明する。
態を説明する。
【００３２】図４は、本発明に係る情報処理装置の第２
の実施の形態の構成を示すブロック図である。第２の実
施の形態の構成は、基本的に第１の実施の形態の構成と
同じであるので、図４において、第１の実施の形態の構
成と同一部分には同一の参照符号を付してその説明を省
略し、異なる部分だけを説明する。
の実施の形態の構成を示すブロック図である。第２の実
施の形態の構成は、基本的に第１の実施の形態の構成と
同じであるので、図４において、第１の実施の形態の構
成と同一部分には同一の参照符号を付してその説明を省
略し、異なる部分だけを説明する。
【００３３】第２の実施の形態では、ＳＲＡＭを設け
ず、代わりに、命令キャッシュ（Instruction Cache Me
mory）０６およびデータキャッシュ（Data Cache Memor
y）０７を設け、ＳＲＡＭと同等の機能を実現する。
ず、代わりに、命令キャッシュ（Instruction Cache Me
mory）０６およびデータキャッシュ（Data Cache Memor
y）０７を設け、ＳＲＡＭと同等の機能を実現する。
【００３４】なお、第２の実施の形態では、ＣＰＵ０１
が低消費電力運転モードから通常運転モードに復帰した
直後から、ＣＰＵ０１が命令キャッシュ０６およびデー
タキャッシュ０７に対してアクセス可能であるものとす
る。
が低消費電力運転モードから通常運転モードに復帰した
直後から、ＣＰＵ０１が命令キャッシュ０６およびデー
タキャッシュ０７に対してアクセス可能であるものとす
る。
【００３５】図５は、第２の実施の形態において、シス
テム全体を通常運転モードから低消費電力運転モードに
移行する直前に行うべき処理の手順を示すフローチャー
トである。なお、第１の実施の形態と同様に、第１及び
第２のモード復帰処理プログラムが、ＲＯＭ０２あるい
はＤＲＡＭ０３上の例外ベクターアドレス１，２をそれ
ぞれ先頭アドレスとするエリアにそれぞれ存在する。
テム全体を通常運転モードから低消費電力運転モードに
移行する直前に行うべき処理の手順を示すフローチャー
トである。なお、第１の実施の形態と同様に、第１及び
第２のモード復帰処理プログラムが、ＲＯＭ０２あるい
はＤＲＡＭ０３上の例外ベクターアドレス１，２をそれ
ぞれ先頭アドレスとするエリアにそれぞれ存在する。
【００３６】まずステップＳ４１において、キャッシュ
操作命令を実行して、上記の第１のモード復帰処理プロ
グラムのコードを、例外ベクターアドレス１に関連付け
て命令キャッシュ０６内にロードする。
操作命令を実行して、上記の第１のモード復帰処理プロ
グラムのコードを、例外ベクターアドレス１に関連付け
て命令キャッシュ０６内にロードする。
【００３７】なお必要なら、そのロードされたデータに
対応した命令キャッシュ０６のエントリをロックし、命
令キャッシュ０６内に上記処理コードが存在することを
保証しても良いが、この後すぐにシステムは低消費電力
運転モードになり、直前のキャッシュ操作によるキャッ
シュ内データの内容は保持されるので、通常はロックし
なくても問題ない。
対応した命令キャッシュ０６のエントリをロックし、命
令キャッシュ０６内に上記処理コードが存在することを
保証しても良いが、この後すぐにシステムは低消費電力
運転モードになり、直前のキャッシュ操作によるキャッ
シュ内データの内容は保持されるので、通常はロックし
なくても問題ない。
【００３８】次にステップＳ４２で、ＲＯＭ０２および
ＤＲＡＭ０３、システムバス１２、ＣＰＵ０１を順に低
消費電力運転モードに移行する。これにより、ＣＰＵ０
１を含めシステム全体が低消費電力運転モードとなる。
ＤＲＡＭ０３、システムバス１２、ＣＰＵ０１を順に低
消費電力運転モードに移行する。これにより、ＣＰＵ０
１を含めシステム全体が低消費電力運転モードとなる。
【００３９】図６は、第２の実施の形態において、シス
テム全体を低消費電力運転モードから通常運転モードに
復帰させるための処理の手順を示すフローチャートであ
る。本処理の開始時にはシステム全体が低消費電力運転
モードにある。
テム全体を低消費電力運転モードから通常運転モードに
復帰させるための処理の手順を示すフローチャートであ
る。本処理の開始時にはシステム全体が低消費電力運転
モードにある。
【００４０】まずステップＳ５１で、割り込み等の外部
イベントがＣＰＵ０１に通知される。これにより、ＣＰ
Ｕ０１はハードウェアにより低消費電力運転モードから
通常運転モードに復帰する。
イベントがＣＰＵ０１に通知される。これにより、ＣＰ
Ｕ０１はハードウェアにより低消費電力運転モードから
通常運転モードに復帰する。
【００４１】ステップＳ５２では、ＣＰＵ０１の動作モ
ードが通常運転モードであるか否かを判別する。低消費
電力運転モードから通常運転モードに復帰した直後に
は、通常運転モードではないと判別され、ステップＳ５
３へ進む。
ードが通常運転モードであるか否かを判別する。低消費
電力運転モードから通常運転モードに復帰した直後に
は、通常運転モードではないと判別され、ステップＳ５
３へ進む。
【００４２】ステップＳ５３では、ＣＰＵ０１が例外ベ
クターのアドレスにジャンプするに際し、低消費電力運
転モードから通常運転モードに復帰した直後であるの
で、この場合には、例外ベクターアドレス０ではなく、
例外ベクターアドレス１にジャンプする。
クターのアドレスにジャンプするに際し、低消費電力運
転モードから通常運転モードに復帰した直後であるの
で、この場合には、例外ベクターアドレス０ではなく、
例外ベクターアドレス１にジャンプする。
【００４３】この場合、ＣＰＵ０１のアクセスするアド
レス（例外ベクターアドレス１）に対応する命令キャッ
シュ０６内に命令データが必ず存在するので、ＣＰＵ０
１は命令キャッシュ０６内に存在する命令データ（第１
のモード復帰処理プログラム）を実行する（ステップＳ
５４）。
レス（例外ベクターアドレス１）に対応する命令キャッ
シュ０６内に命令データが必ず存在するので、ＣＰＵ０
１は命令キャッシュ０６内に存在する命令データ（第１
のモード復帰処理プログラム）を実行する（ステップＳ
５４）。
【００４４】なお、その処理コードの最後には、例外ベ
クターアドレス０ヘジャンプするようにプログラムされ
ており、ＣＰＵ０１は、例外ベクターアドレス０にジャ
ンプする（ステップＳ５５）。
クターアドレス０ヘジャンプするようにプログラムされ
ており、ＣＰＵ０１は、例外ベクターアドレス０にジャ
ンプする（ステップＳ５５）。
【００４５】この時点で、ＣＰＵ０１はＲＯＭ０２やＤ
ＲＡＭ０３にアクセス可能になっているので、ＣＰＵ０
１は、ＲＯＭ０２またはＤＲＡＭ０３内の例外ベクター
アドレス０に存在する第１のモード復帰処理プログラム
を実行し（ステップＳ５６）、システム全体が通常運転
モードに戻る。なお、ステップＳ５２で、ＣＰＵ０１の
動作モードが通常運転モードであると判別された場合
も、ステップＳ５６が実行されて、ＣＰＵ０１が、ＲＯ
Ｍ０２またはＤＲＡＭ０３内の例外ベクターアドレス０
に存在する第１のモード復帰処理プログラムを実行し、
システム全体が通常運転モードに戻る。
ＲＡＭ０３にアクセス可能になっているので、ＣＰＵ０
１は、ＲＯＭ０２またはＤＲＡＭ０３内の例外ベクター
アドレス０に存在する第１のモード復帰処理プログラム
を実行し（ステップＳ５６）、システム全体が通常運転
モードに戻る。なお、ステップＳ５２で、ＣＰＵ０１の
動作モードが通常運転モードであると判別された場合
も、ステップＳ５６が実行されて、ＣＰＵ０１が、ＲＯ
Ｍ０２またはＤＲＡＭ０３内の例外ベクターアドレス０
に存在する第１のモード復帰処理プログラムを実行し、
システム全体が通常運転モードに戻る。
【００４６】以上のように第２の実施の形態では、低消
費電力運転モードから通常運転モードに復帰した直後の
ＣＰＵ０１がアクセス可能な小規模なキャッシュメモリ
０６をシステムに用意し、そのメモリ内に予め、システ
ムバス１２やＲＯＭコントローラ０８及びＲＡＭコント
ローラ０９の各動作モードを、低消費電力運転モードか
ら通常運転モードに戻す処理（例外ベクター）を記述し
た第１のモード復帰処理プログラムを格納しておき、Ｃ
ＰＵ０１を除くシステム全体が低消費電力運転モード状
態にあるとき、ＣＰＵ０１が該キャッシュメモリ０６に
アクセスして上記の第１のモード復帰処理プログラムを
実行し、システム全体を低消費電力運転モードから通常
運転モードヘ復帰させる。これによって通常運転モード
に戻ったＲＯＭ０２またはＤＲＡＭ０３にＣＰＵ０１が
アクセスし、そこに格納された割り込みイベントに応じ
てモード復帰処理を行う第２のモード復帰処理プログラ
ムを実行する。
費電力運転モードから通常運転モードに復帰した直後の
ＣＰＵ０１がアクセス可能な小規模なキャッシュメモリ
０６をシステムに用意し、そのメモリ内に予め、システ
ムバス１２やＲＯＭコントローラ０８及びＲＡＭコント
ローラ０９の各動作モードを、低消費電力運転モードか
ら通常運転モードに戻す処理（例外ベクター）を記述し
た第１のモード復帰処理プログラムを格納しておき、Ｃ
ＰＵ０１を除くシステム全体が低消費電力運転モード状
態にあるとき、ＣＰＵ０１が該キャッシュメモリ０６に
アクセスして上記の第１のモード復帰処理プログラムを
実行し、システム全体を低消費電力運転モードから通常
運転モードヘ復帰させる。これによって通常運転モード
に戻ったＲＯＭ０２またはＤＲＡＭ０３にＣＰＵ０１が
アクセスし、そこに格納された割り込みイベントに応じ
てモード復帰処理を行う第２のモード復帰処理プログラ
ムを実行する。
【００４７】これにより、通常運転モードに復帰させる
ためのハードウェア回路の規模を増大させることなく、
低消費電力モードから通常運転モードへのモード遷移が
可能となる。
ためのハードウェア回路の規模を増大させることなく、
低消費電力モードから通常運転モードへのモード遷移が
可能となる。
【００４８】
【発明の効果】以上詳述したように本発明によれば、少
なくともＣＰＵ、メモリ及びシステムバスを備え、該Ｃ
ＰＵ、メモリ及びシステムバスが個別に、通常運転モー
ドと低消費電力運転モードとの間で運転モードを遷移す
る情報処理装置において、前記システムバス及びメモリ
を低消費電力運転モードから通常運転モードに戻す処理
手順を記述した第１のモード復帰処理プログラムと、割
り込みイベントに応じてモード復帰処理を行う割り込み
復帰処理ハンドラの処理手順を記述した第２のモード復
帰処理プログラムとを格納したメモリと、前記情報処理
装置全体が低消費電力運転モードになっても記憶内容を
保持するとともに、低消費電力運転モードから通常運転
モードに復帰した直後の前記ＣＰＵが前記システムバス
にアクセスすることなく、アクセス可能である小規模メ
モリと、前記情報処理装置が通常運転モードにおいて動
作中に、前記メモリ内の前記第１のモード復帰処理プロ
グラムを前記小規模メモリに格納する格納手段とを備
え、第１の実行手段が、低消費電力運転モードにおいて
動作中の前記情報処理装置を通常運転モードに復帰させ
る外部イベントを受けて、前記ＣＰＵに、前記小規模メ
モリに格納された第１のモード復帰処理プログラムを実
行させ、その後、第２の実行手段が、前記第１の実行手
段によって前記第１のモード復帰処理プログラムが実行
された後、前記ＣＰＵを前記メモリにアクセスさせ、前
記メモリ内の前記第２のモード復帰処理プログラムを実
行させる。
なくともＣＰＵ、メモリ及びシステムバスを備え、該Ｃ
ＰＵ、メモリ及びシステムバスが個別に、通常運転モー
ドと低消費電力運転モードとの間で運転モードを遷移す
る情報処理装置において、前記システムバス及びメモリ
を低消費電力運転モードから通常運転モードに戻す処理
手順を記述した第１のモード復帰処理プログラムと、割
り込みイベントに応じてモード復帰処理を行う割り込み
復帰処理ハンドラの処理手順を記述した第２のモード復
帰処理プログラムとを格納したメモリと、前記情報処理
装置全体が低消費電力運転モードになっても記憶内容を
保持するとともに、低消費電力運転モードから通常運転
モードに復帰した直後の前記ＣＰＵが前記システムバス
にアクセスすることなく、アクセス可能である小規模メ
モリと、前記情報処理装置が通常運転モードにおいて動
作中に、前記メモリ内の前記第１のモード復帰処理プロ
グラムを前記小規模メモリに格納する格納手段とを備
え、第１の実行手段が、低消費電力運転モードにおいて
動作中の前記情報処理装置を通常運転モードに復帰させ
る外部イベントを受けて、前記ＣＰＵに、前記小規模メ
モリに格納された第１のモード復帰処理プログラムを実
行させ、その後、第２の実行手段が、前記第１の実行手
段によって前記第１のモード復帰処理プログラムが実行
された後、前記ＣＰＵを前記メモリにアクセスさせ、前
記メモリ内の前記第２のモード復帰処理プログラムを実
行させる。
【００４９】これにより、システム全体を通常運転モー
ドに復帰させるためのハードウェア回路の規模を増大さ
せることなく、低消費電力モードから通常運転モードへ
のモード遷移を実現できる。
ドに復帰させるためのハードウェア回路の規模を増大さ
せることなく、低消費電力モードから通常運転モードへ
のモード遷移を実現できる。
【図１】本発明に係る情報処理装置の第１の実施の形態
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】システムの初期化時に実行される、第１のモー
ド復帰処理プログラムのＳＲＡＭ０５への書き込み処理
の手順を示すフローチャートである。
ド復帰処理プログラムのＳＲＡＭ０５への書き込み処理
の手順を示すフローチャートである。
【図３】割り込みイベントに応じてモード復帰処理を行
う第２のモード復帰処理プログラムの処理手順を示すフ
ローチャートである。
う第２のモード復帰処理プログラムの処理手順を示すフ
ローチャートである。
【図４】本発明に係る情報処理装置の第２の実施の形態
の構成を示すブロック図である。
の構成を示すブロック図である。
【図５】第２の実施の形態において、システム全体を通
常運転モードから低消費電力運転モードに移行する直前
に行うべき処理の手順を示すフローチャートである。
常運転モードから低消費電力運転モードに移行する直前
に行うべき処理の手順を示すフローチャートである。
【図６】第２の実施の形態において、システム全体を低
消費電力運転モードから通常運転モードに復帰させるた
めの処理の手順を示すフローチャートである。
消費電力運転モードから通常運転モードに復帰させるた
めの処理の手順を示すフローチャートである。
０１ ＣＰＵ（格納手段） ０２ ＲＯＭ（メモリ） ０３ ＤＲＡＭ（メモリ） ０４ システムバスコントローラ ０５ ＳＲＡＭ（小規模メモリ） ０６ 命令キャッシュ（小規模メモリ） ０７ データキャッシュ ０８ ＲＯＭコントローラ ０９ ＲＡＭコントローラ １０ デバイスコントローラ １１ デバイスコントローラ １２ システムバス
Claims (3)
- 【請求項１】 少なくともＣＰＵ、メモリ及びシステム
バスを備え、該ＣＰＵ、メモリ及びシステムバスが個別
に、通常運転モードと低消費電力運転モードとの間で運
転モードを遷移する情報処理装置において、 前記システムバス及びメモリを低消費電力運転モードか
ら通常運転モードに戻す処理手順を記述した第１のモー
ド復帰処理プログラムと、割り込みイベントに応じてモ
ード復帰処理を行う割り込み復帰処理ハンドラの処理手
順を記述した第２のモード復帰処理プログラムとを格納
したメモリと、 前記情報処理装置全体が低消費電力運転モードになって
も記憶内容を保持するとともに、低消費電力運転モード
から通常運転モードに復帰した直後の前記ＣＰＵが前記
システムバスにアクセスすることなく、アクセス可能で
ある小規模メモリと、 前記情報処理装置が通常運転モードにおいて動作中に、
前記メモリ内の前記第１のモード復帰処理プログラムを
前記小規模メモリに格納する格納手段と、 低消費電力運転モードにおいて動作中の前記情報処理装
置を通常運転モードに復帰させる外部イベントを受け
て、前記ＣＰＵに、前記小規模メモリに格納された第１
のモード復帰処理プログラムを実行させる第１の実行手
段と、 前記第１の実行手段によって前記第１のモード復帰処理
プログラムが実行された後、前記ＣＰＵを前記メモリに
アクセスさせ、前記メモリ内の前記第２のモード復帰処
理プログラムを実行させる第２の実行手段とを有するこ
とを特徴とする情報処理装置。 - 【請求項２】 前記小規模メモリはＳＲＡＭ（Static R
andom Access Memory）であることを特徴とする請求項
１記載の情報処理装置。 - 【請求項３】 前記小規模メモリはキャッシュメモリで
あることを特徴とする請求項１記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001029538A JP2002229692A (ja) | 2001-02-06 | 2001-02-06 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001029538A JP2002229692A (ja) | 2001-02-06 | 2001-02-06 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002229692A true JP2002229692A (ja) | 2002-08-16 |
Family
ID=18893877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001029538A Pending JP2002229692A (ja) | 2001-02-06 | 2001-02-06 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002229692A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011018138A (ja) * | 2009-07-07 | 2011-01-27 | Canon Inc | プロセッサシステム及びその制御方法 |
| JP2014038652A (ja) * | 2013-10-10 | 2014-02-27 | Canon Inc | 通信装置及びその制御方法、プログラム |
| JP2014160362A (ja) * | 2013-02-20 | 2014-09-04 | Nec Corp | 間欠動作に適した計算装置およびその動作方法 |
| US10419633B2 (en) | 2016-10-11 | 2019-09-17 | Ricoh Company, Ltd. | Device and information processing method |
-
2001
- 2001-02-06 JP JP2001029538A patent/JP2002229692A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011018138A (ja) * | 2009-07-07 | 2011-01-27 | Canon Inc | プロセッサシステム及びその制御方法 |
| JP2014160362A (ja) * | 2013-02-20 | 2014-09-04 | Nec Corp | 間欠動作に適した計算装置およびその動作方法 |
| JP2014038652A (ja) * | 2013-10-10 | 2014-02-27 | Canon Inc | 通信装置及びその制御方法、プログラム |
| US10419633B2 (en) | 2016-10-11 | 2019-09-17 | Ricoh Company, Ltd. | Device and information processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63301339A (ja) | コンピュ−タ装置 | |
| JPH0193837A (ja) | デバッグ用マイクロプロセッサ | |
| US20130036426A1 (en) | Information processing device and task switching method | |
| JP4421390B2 (ja) | 半導体集積回路 | |
| JP2000322264A (ja) | 電子機器 | |
| JP2000276370A (ja) | マイクロコンピュータ、電子機器及びエミュレーション方法 | |
| JP2002229692A (ja) | 情報処理装置 | |
| US6862675B1 (en) | Microprocessor and device including memory units with different physical addresses | |
| EP0870237B1 (en) | Processing system and method for reading and restoring information in a ram configuration | |
| JP2000207203A (ja) | マイクロコントロ―ラ | |
| JP2006331391A (ja) | データ処理装置及びデータ処理方法 | |
| US20110219269A1 (en) | Computer system and control method thereof | |
| JP3507193B2 (ja) | ロード・ストア命令処理装置 | |
| CN112905235B (zh) | 一种mcu程序执行方法和芯片 | |
| KR100362572B1 (ko) | 통신장치의 이중화 방법 및 이중화된 프로세서 장치 | |
| US20030041276A1 (en) | Semiconductor device allowing control of clock supply to processor on a clock cycle basis | |
| JPH07114509A (ja) | メモリアクセス装置 | |
| JP2002259209A (ja) | 演算処理システム | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP2000347931A (ja) | キャッシュメモリおよびキャッシュメモリ制御方法 | |
| KR20000005448U (ko) | 프로세서 이중화 시스템 | |
| JPH1153224A (ja) | ウォッチドッグタイマ及びマイクロコンピュータ | |
| JPH11272347A (ja) | 情報処理装置、及びこの情報処理装置に於けるサスペンド／レジューム方法 | |
| JPH0481934A (ja) | 情報処理装置 | |
| KR20010015489A (ko) | 프로세서 이중화 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060411 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070626 |