CN112905235B - 一种mcu程序执行方法和芯片 - Google Patents

一种mcu程序执行方法和芯片 Download PDF

Info

Publication number
CN112905235B
CN112905235B CN202110267802.9A CN202110267802A CN112905235B CN 112905235 B CN112905235 B CN 112905235B CN 202110267802 A CN202110267802 A CN 202110267802A CN 112905235 B CN112905235 B CN 112905235B
Authority
CN
China
Prior art keywords
chip
mcu
memory unit
storage unit
mcu program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110267802.9A
Other languages
English (en)
Other versions
CN112905235A (zh
Inventor
李大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Jirui Zhiyuan Technology Co ltd
Original Assignee
Beijing Jirui Zhiyuan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Jirui Zhiyuan Technology Co ltd filed Critical Beijing Jirui Zhiyuan Technology Co ltd
Priority to CN202110267802.9A priority Critical patent/CN112905235B/zh
Publication of CN112905235A publication Critical patent/CN112905235A/zh
Application granted granted Critical
Publication of CN112905235B publication Critical patent/CN112905235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种MCU程序执行方法和芯片，所述方法的一个实施方式包括：在芯片上电复位后，尝试读取FLASH存储单元中的数据；如果所述尝试读取成功，则执行FLASH存储单元中的第一指令以取消所述芯片在初始化过程中对ROM存储单元的读取，并复位MCU，开始执行FLASH存储单元中的MCU程序；如果所述尝试读取失败，则读取ROM存储单元，并复位MCU，开始执行ROM存储单元中的MCU程序。该实施方式能够在不增加芯片I/O的前提下实现MCU程序在FLASH存储单元和ROM存储单元中的同时存放。

Description

一种MCU程序执行方法和芯片
技术领域
本发明涉及集成电路技术领域，尤其涉及一种MCU程序执行方法和芯片。
背景技术
当芯片内集成MCU(Micro Controller Unit，微控制单元)时，MCU所执行的程序(下称为MCU程序)有两种存放方法，一种存放于外部的FLASH存储单元中，芯片上电后从FLASH存储单元中读取MCU程序数据，FLASH可以重复烧写。另一种固化于芯片内部的ROM存储单元中，芯片上电后从ROM存储单元读取MCU程序数据。
在发明人实现本发明的过程中，发现现有技术至少存在以下缺陷：
如果将MCU程序存放于FLASH存储单元中，可以根据芯片的测试结果、使用情况或客户反馈来修改MCU程序数据，优化芯片性能，但是需要额外的FLASH存储单元存放MCU程序，增加了芯片成本。
如果将MCU程序固化于ROM存储单元中，则若芯片在测试或使用中发现问题，无法修改程序，不够灵活，甚至会导致芯片无法正常工作。
如果将MCU程序同时存放在FLASH存储单元和ROM存储单元，则需要额外增加一个芯片I/O(Input/Output，输入输出)来选择MCU程序的存放位置。当芯片规模较小时，芯片面积受限于I/O数量，额外增加一个I/O会增加芯片面积，芯片封装成本也会随之增加。另外，如果通过芯片I/O选择MCU程序的存放位置，还需要修改PCB(Publishing Circuit Board，印制电路板)来改变芯片I/O的输入值，降低了灵活性和实用性。
因此，针对以上不足，需要提供一种能够克服以上缺陷的MCU程序执行方法和相应芯片。
发明内容
本发明要解决的技术问题是：如何在不增加芯片I/O的前提下实现MCU程序在FLASH存储单元和ROM存储单元中的同时存放，并且在不降低MCU程序修改灵活性的基础上使芯片具有较低成本。
为了解决上述技术问题，在一个方面，本发明提供了一种MCU程序执行方法。
本发明实施例的MCU程序执行方法应用在包含微控制单元MCU和ROM存储单元的芯片的初始化过程中，所述方法包括：在所述芯片上电复位后，尝试读取FLASH存储单元中的数据；其中，当所述芯片集成FLASH存储单元时，FLASH存储单元中包括MCU程序和第一指令，第一指令用于修改所述芯片的寄存器数据以取消所述芯片在初始化过程中对ROM存储单元的读取；当所述芯片未集成FLASH存储单元时，ROM存储单元中包括MCU程序；如果所述尝试读取成功，则执行第一指令以取消所述芯片在初始化过程中对ROM存储单元的读取，并复位MCU，开始执行FLASH存储单元中的MCU程序；如果所述尝试读取失败，则读取ROM存储单元，并复位MCU，开始执行ROM存储单元中的MCU程序。
优选地，在MCU程序未稳定时，所述芯片中集成FLASH存储单元，FLASH存储单元中存储所述芯片在测试或使用过程中被优化的该MCU程序；在MCU程序稳定后，稳定的该MCU程序被写入ROM存储单元。
优选地，在稳定的MCU程序被写入ROM存储单元之后，FLASH存储单元被移出所述芯片；在FLASH存储单元被移出所述芯片之后，所述芯片被执行封装。
优选地，所述方法进一步包括：在所述复位MCU之前，将FLASH存储单元或ROM存储单元中的MCU程序写到所述芯片的静态随机存取存储器SRAM中。
优选地，所述开始执行FLASH存储单元中的MCU程序，包括：从SRAM中执行MCU程序；所述开始执行ROM存储单元中的MCU程序，包括：从SRAM中执行MCU程序。
在另一方面，本发明提供了一种芯片。
本发明实施例的芯片包括微控制单元MCU和ROM存储单元；当所述芯片集成FLASH存储单元时，FLASH存储单元中包括MCU程序和第一指令，第一指令用于修改所述芯片的寄存器数据以取消所述芯片在初始化过程中对ROM存储单元的读取；当所述芯片未集成FLASH存储单元时，ROM存储单元中包括MCU程序；所述芯片在上电复位后的初始化步骤包括：尝试读取FLASH存储单元中的数据；如果所述尝试读取成功，则执行FLASH存储单元中的第一指令以取消所述芯片在初始化过程中对ROM存储单元的读取，并复位MCU，开始执行FLASH存储单元中的MCU程序；如果所述尝试读取失败，则读取ROM存储单元，并复位MCU，开始执行ROM存储单元中的MCU程序。
优选地，在MCU程序未稳定时，所述芯片中集成FLASH存储单元，FLASH存储单元中存储所述芯片在测试或使用过程中被优化的该MCU程序；在MCU程序稳定后，稳定的该MCU程序被写入ROM存储单元。
优选地，在稳定的MCU程序被写入ROM存储单元之后，FLASH存储单元被移出所述芯片；在FLASH存储单元被移出所述芯片之后，所述芯片被执行封装。
优选地，所述芯片的初始化步骤进一步包括：在所述复位MCU之前，将FLASH存储单元或ROM存储单元中MCU程序写到所述芯片的静态随机存取存储器SRAM中；在所述复位MCU之后，从SRAM中执行MCU程序。
本发明的上述技术方案具有如下优点：在MCU程序稳定之前，将未稳定的MCU程序存放在FLASH存储单元以便随时进行修改和优化；在MCU程序稳定之后，将稳定的MCU程序写入ROM存储单元，并在芯片封装时去掉FLASH存储单元以降低成本。芯片在任何阶段(包括MCU程序稳定之前和MCU程序稳定之后)均执行以下初始化逻辑：芯片上电复位后，首先尝试读取FLASH存储单元中的数据；如果尝试读取成功，则执行FLASH存储单元中的第一指令以取消芯片在初始化过程中对ROM存储单元的读取，并复位MCU，开始执行FLASH存储单元中的MCU程序；如果尝试读取失败，则读取ROM存储单元，并复位MCU，开始执行ROM存储单元中的MCU程序。这样，即能够在不增加芯片I/O的前提下实现MCU程序在FLASH存储单元和ROM存储单元中的同时存放，并且在不降低MCU程序修改灵活性的基础上使芯片具有较低成本。
附图说明
图1是本发明实施例中MCU程序执行方法的主要步骤示意图；
图2是本发明实施例中MCU程序执行方法的具体执行步骤示意图；
图3是本发明实施例的芯片的组成部分示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例中MCU程序执行方法的主要步骤示意图，如图1所示，本发明实施例的MCU程序执行方法具体执行以下初始化步骤：
步骤S101：在芯片上电复位后，尝试读取FLASH存储单元中的数据。
具体地，以上芯片可以包含微控制单元MCU和ROM存储单元，芯片的常规初始化动作(如寄存器数据未被修改时的动作)包括读取ROM存储单元。当芯片集成FLASH存储单元时，FLASH存储单元中包括MCU程序和第一指令，第一指令用于修改芯片的寄存器数据(即寄存器数值大小)以取消芯片在初始化过程中对ROM存储单元的读取；当芯片未集成FLASH存储单元时，ROM存储单元中包括MCU程序。
在本发明实施例中，芯片中是否集成FLASH存储单元对应于以下情形：在MCU程序未稳定时，芯片中集成FLASH存储单元，FLASH存储单元中存储芯片在测试或使用过程中被不断修改或优化的MCU程序；在MCU程序稳定后，稳定的MCU程序被写入ROM存储单元，之后FLASH存储单元被移出所述芯片；在FLASH存储单元被移出芯片之后，芯片被执行封装。
也就是说，在MCU程序稳定之前，芯片中同时存在ROM存储单元和FLASH存储单元，此时，MCU程序需要存放在FLASH存储单元以便在测试过程和使用过程中不断修改和优化，ROM存储单元中可以不存储MCU程序；在MCU程序稳定之后，工作人员可以利用ECO(Engineering Change Order，工程修改命令)工具将稳定的MCU程序写入ROM存储单元，封装时将FLASH存储单元移出芯片以降低成本。可以理解，将稳定的MCU程序写入ROM存储单元之后，也可以不将FLASH存储单元移出芯片，此时FLASH存储单元也需要存放稳定的MCU程序。
本发明实施例的MCU程序执行方法即针对MCU程序稳定之前、MCU程序稳定之后的两个阶段提供适用的初始化逻辑，如果寄存器数据不被修改，在该初始化逻辑中预先包括读取ROM存储单元的动作。在步骤S101中，芯片上电复位后，首先尝试读取FLASH存储单元中的数据。
步骤S102：如果尝试读取成功，则执行第一指令以取消芯片在初始化过程中对ROM存储单元的读取，并复位MCU，开始执行FLASH存储单元中的MCU程序。
在本步骤中，如果尝试读取成功，则说明芯片中集成有FLASH存储单元，此时芯片可以处在MCU程序稳定之前的阶段。这种情况下，可以执行FLASH存储单元中的第一指令以取消初始化过程中原有的对ROM存储单元的读取，此后将FLASH存储单元中的MCU程序写到芯片的静态随机存取存储器SRAM中，从SRAM中执行MCU程序。可以理解，如果在MCU程序稳定之后，芯片中仍然集成FLASH存储单元，则仍然执行步骤S102以取消读取ROM存储单元以及执行FLASH存储单元中的MCU程序。
步骤S103：如果尝试读取失败，则读取ROM存储单元，并复位MCU，开始执行ROM存储单元中的MCU程序。
在本步骤中，如果尝试读取失败，则说明芯片中未集成有FLASH存储单元，此时芯片可以处在MCU程序稳定之后的阶段。这种情况下，可以执行初始化过程中原有的对ROM存储单元的读取，将ROM存储单元中的MCU程序写到芯片的SRAM中，从SRAM中执行MCU程序。
通过以上设置，即可在不增加芯片I/O的前提下实现MCU程序在FLASH存储单元和ROM存储单元中的同时存放，并且在不降低MCU程序修改灵活性的基础上使芯片具有较低成本。
图2是本发明实施例中MCU程序执行方法的具体执行步骤示意图，如图2所示，在芯片上电复位之后，首先尝试读取FLASH存储单元以检测FLASH存储单元是否存在。如果FLASH存储单元存在，则执行其中的第一指令来修改寄存器数据，从而取消原有初始化逻辑中对ROM存储单元的读取。此后将FLASH存储单元中的MCU程序写入SRAM，并复位MCU，从SRAM中执行MCU程序。如果FLASH存储单元不存在，则执行原有初始化逻辑来读取ROM存储单元，此后将ROM存储单元中的MCU程序写入SRAM，并复位MCU，从SRAM中执行MCU程序。具体应用中，如果通过执行第一指令未能取消原有初始化逻辑中对ROM存储单元的读取，则仍然执行原有初始化逻辑来读取ROM存储单元，并将ROM存储单元中的MCU程序写入SRAM，复位MCU，从SRAM中执行MCU程序。
根据本发明实施例的技术方案，在MCU程序稳定之前，将未稳定的MCU程序存放在FLASH存储单元以便随时进行修改和优化；在MCU程序稳定之后，将稳定的MCU程序写入ROM存储单元，并在芯片封装时去掉FLASH存储单元以降低成本。芯片在任何阶段(包括MCU程序稳定之前和MCU程序稳定之后)均执行以下初始化逻辑：芯片上电复位后，首先尝试读取FLASH存储单元中的数据；如果尝试读取成功，则执行FLASH存储单元中的第一指令以取消芯片在初始化过程中对ROM存储单元的读取，并复位MCU，开始执行FLASH存储单元中的MCU程序；如果尝试读取失败，则读取ROM存储单元，并复位MCU，开始执行ROM存储单元中的MCU程序。这样，即能够在不增加芯片I/O的前提下实现MCU程序在FLASH存储单元和ROM存储单元中的同时存放，并且在不降低MCU程序修改灵活性的基础上使芯片具有较低成本。
图3是本发明实施例的芯片的组成部分示意图，如图3所示，上述芯片中可以包括微控制单元MCU、ROM存储单元、寄存器和静态随机存取存储器SRAM，可以根据需要选择集成FLASH存储单元或不集成FLASH存储单元。
当芯片集成FLASH存储单元时，FLASH存储单元中包括MCU程序和第一指令，第一指令用于修改芯片的寄存器数据以取消芯片在初始化过程中对ROM存储单元的读取；当芯片未集成FLASH存储单元时，ROM存储单元中包括MCU程序。
上述芯片在上电复位后的初始化步骤包括：尝试读取FLASH存储单元中的数据；如果尝试读取成功，则执行FLASH存储单元中的第一指令以取消芯片在初始化过程中对ROM存储单元的读取，并复位MCU，开始执行FLASH存储单元中的MCU程序；如果尝试读取失败，则读取ROM存储单元，并复位MCU，开始执行ROM存储单元中的MCU程序。
在本发明实施例中，在MCU程序未稳定时，芯片中集成FLASH存储单元，FLASH存储单元中存储芯片在测试或使用过程中被优化的该MCU程序；在MCU程序稳定后，稳定的该MCU程序被写入ROM存储单元。
作为一个优选方案，在稳定的MCU程序被写入ROM存储单元之后，FLASH存储单元被移出芯片；在FLASH存储单元被移出芯片之后，芯片被执行封装。
在一个实施例中，芯片的初始化步骤进一步包括：在复位MCU之前，将FLASH存储单元或ROM存储单元中的MCU程序写到芯片的静态随机存取存储器SRAM中；在复位MCU之后，从SRAM中执行MCU程序。
通过以上设置能够看到，在MCU程序未稳定时，芯片中集成FLASH存储单元，FLASH存储单元中存储芯片在测试或使用过程中被不断修改或优化的MCU程序；在MCU程序稳定后，稳定的MCU程序被写入ROM存储单元，之后FLASH存储单元被移出芯片或仍然集成在芯片中。在以上过程中，涉及到MCU程序稳定之前与MCU程序稳定之后两个阶段、以及如何确定在各阶段中确定MCU程序是存放在FLASH单元还是ROM单元。在本发明实施例中，提供了一种适用于以上两个阶段的初始化方法，即，芯片上电复位后，首先尝试读取FLASH存储单元，如果尝试读取成功，说明芯片中集成有FLASH存储单元，进一步说明芯片处在MCU程序稳定之前的阶段或者MCU程序稳定之后但是未移除FLASH存储单元的情况，此时需要执行FLASH存储单元的MCU程序并取消对ROM存储单元的读取。因此，在读取FLASH存储单元之后，首先执行其中的第一指令以修改寄存器数据从而取消原有的对ROM存储单元的读取，此后再复位MCU，并执行FLASH存储单元中的MCU程序。如果尝试读取失败，则说明芯片中未集成有FLASH存储单元，进一步说明芯片处在MCU程序稳定之后的阶段，此时可以直接执行原有的对ROM存储单元的读取，此后复位MCU，并执行ROM存储单元中的MCU程序。可以理解，在MCU程序稳定之后，新生产的芯片中可以直接在ROM存储单元存放稳定的MCU程序，不需要集成FLASH单元。
根据本发明实施例的技术方案，在MCU程序稳定之前，将未稳定的MCU程序存放在FLASH存储单元以便随时进行修改和优化；在MCU程序稳定之后，将稳定的MCU程序写入ROM存储单元，并在芯片封装时去掉FLASH存储单元以降低成本。芯片在任何阶段(包括MCU程序稳定之前和MCU程序稳定之后)均执行以下初始化逻辑：芯片上电复位后，首先尝试读取FLASH存储单元中的数据；如果尝试读取成功，则执行FLASH存储单元中的第一指令以取消芯片在初始化过程中对ROM存储单元的读取，并复位MCU，开始执行FLASH存储单元中的MCU程序；如果尝试读取失败，则读取ROM存储单元，并复位MCU，开始执行ROM存储单元中的MCU程序。这样，即能够在不增加芯片I/O的前提下实现MCU程序在FLASH存储单元和ROM存储单元中的同时存放，并且在不降低MCU程序修改灵活性的基础上使芯片具有较低成本。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种MCU程序执行方法，应用在包含微控制单元MCU和ROM存储单元的芯片的初始化过程中；其特征在于，所述方法包括：
在所述芯片上电复位后，尝试读取FLASH存储单元中的数据；其中，当所述芯片集成FLASH存储单元时，FLASH存储单元中包括MCU程序和第一指令，第一指令用于修改所述芯片的寄存器数据以取消所述芯片在初始化过程中对ROM存储单元的读取；当所述芯片未集成FLASH存储单元时，ROM存储单元中包括MCU程序；
如果所述尝试读取成功，则执行第一指令以取消所述芯片在初始化过程中对ROM存储单元的读取，并复位MCU，开始执行FLASH存储单元中的MCU程序；
如果所述尝试读取失败，则读取ROM存储单元，并复位MCU，开始执行ROM存储单元中的MCU程序。
2.如权利要求1所述的方法，其特征在于，在MCU程序未稳定时，所述芯片中集成FLASH存储单元，FLASH存储单元中存储所述芯片在测试或使用过程中被优化的该MCU程序；
在MCU程序稳定后，稳定的该MCU程序被写入ROM存储单元。
3.如权利要求2所述的方法，其特征在于，在稳定的MCU程序被写入ROM存储单元之后，FLASH存储单元被移出所述芯片；在FLASH存储单元被移出所述芯片之后，所述芯片被执行封装。
4.如权利要求1所述的方法，其特征在于，所述方法进一步包括：
在所述复位MCU之前，将FLASH存储单元或ROM存储单元中的MCU程序写到所述芯片的静态随机存取存储器SRAM中。
5.如权利要求4所述的方法，其特征在于，
所述开始执行FLASH存储单元中的MCU程序，包括：从SRAM中执行MCU程序；
所述开始执行ROM存储单元中的MCU程序，包括：从SRAM中执行MCU程序。
6.一种芯片，其特征在于，所述芯片包括微控制单元MCU和ROM存储单元；
当所述芯片集成FLASH存储单元时，FLASH存储单元中包括MCU程序和第一指令，第一指令用于修改所述芯片的寄存器数据以取消所述芯片在初始化过程中对ROM存储单元的读取；当所述芯片未集成FLASH存储单元时，ROM存储单元中包括MCU程序；
所述芯片在上电复位后的初始化步骤包括：
尝试读取FLASH存储单元中的数据；
如果所述尝试读取成功，则执行FLASH存储单元中的第一指令以取消所述芯片在初始化过程中对ROM存储单元的读取，并复位MCU，开始执行FLASH存储单元中的MCU程序；
如果所述尝试读取失败，则读取ROM存储单元，并复位MCU，开始执行ROM存储单元中的MCU程序。
7.如权利要求6所述的芯片，其特征在于，在MCU程序未稳定时，所述芯片中集成FLASH存储单元，FLASH存储单元中存储所述芯片在测试或使用过程中被优化的该MCU程序；
在MCU程序稳定后，稳定的该MCU程序被写入ROM存储单元。
8.如权利要求7所述的芯片，其特征在于，在稳定的MCU程序被写入ROM存储单元之后，FLASH存储单元被移出所述芯片；在FLASH存储单元被移出所述芯片之后，所述芯片被执行封装。
9.如权利要求6所述的芯片，其特征在于，所述芯片的初始化步骤进一步包括：
在所述复位MCU之前，将FLASH存储单元或ROM存储单元中MCU程序写到所述芯片的静态随机存取存储器SRAM中；
在所述复位MCU之后，从SRAM中执行MCU程序。
CN202110267802.9A 2021-03-12 2021-03-12 一种mcu程序执行方法和芯片 Active CN112905235B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110267802.9A CN112905235B (zh) 2021-03-12 2021-03-12 一种mcu程序执行方法和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110267802.9A CN112905235B (zh) 2021-03-12 2021-03-12 一种mcu程序执行方法和芯片

Publications (2)

Publication Number Publication Date
CN112905235A CN112905235A (zh) 2021-06-04
CN112905235B true CN112905235B (zh) 2023-08-01

Family

ID=76104982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110267802.9A Active CN112905235B (zh) 2021-03-12 2021-03-12 一种mcu程序执行方法和芯片

Country Status (1)

Country Link
CN (1) CN112905235B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996251A (zh) * 2007-01-04 2007-07-11 炬力集成电路设计有限公司 一种嵌入式系统的引导方法及装置
CN104050068A (zh) * 2014-05-23 2014-09-17 北京兆易创新科技股份有限公司 在mcu芯片中调试fpga的方法和装置
CN104679547A (zh) * 2013-12-02 2015-06-03 北京兆易创新科技股份有限公司 一种mcu中的系统配置信息的读取方法和系统
CN106843805A (zh) * 2016-12-23 2017-06-13 北京时代民芯科技有限公司 一种8031系列mcu在线下载模块及实现方法
CN106844285A (zh) * 2017-01-20 2017-06-13 中颖电子股份有限公司 一种mcu芯片架构系统
CN107943540A (zh) * 2017-11-18 2018-04-20 上海华虹集成电路有限责任公司 一种自适应非易失性存储器时序的程序加载结构和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397146B2 (en) * 2014-05-15 2016-07-19 Globalfoundries Singapore Pte. Ltd. Vertical random access memory with selectors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996251A (zh) * 2007-01-04 2007-07-11 炬力集成电路设计有限公司 一种嵌入式系统的引导方法及装置
CN104679547A (zh) * 2013-12-02 2015-06-03 北京兆易创新科技股份有限公司 一种mcu中的系统配置信息的读取方法和系统
CN104050068A (zh) * 2014-05-23 2014-09-17 北京兆易创新科技股份有限公司 在mcu芯片中调试fpga的方法和装置
CN106843805A (zh) * 2016-12-23 2017-06-13 北京时代民芯科技有限公司 一种8031系列mcu在线下载模块及实现方法
CN106844285A (zh) * 2017-01-20 2017-06-13 中颖电子股份有限公司 一种mcu芯片架构系统
CN107943540A (zh) * 2017-11-18 2018-04-20 上海华虹集成电路有限责任公司 一种自适应非易失性存储器时序的程序加载结构和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种兼容MCS-51指令集的高速MCU设计与验证;夏城;中国优秀硕士学位论文全文数据库 信息科技辑;I137-102 *

Also Published As

Publication number Publication date
CN112905235A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
US20070180223A1 (en) Computer system and method of booting the system
JP2008009721A (ja) 評価システム及びその評価方法
US10459715B2 (en) Patching boot data utilizing one-time programmable memory and copy patch code instructions
JPS63301339A (ja) コンピュ−タ装置
US8914602B2 (en) Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same
CN109901890A (zh) 一种控制器加载多核固件的方法、装置、计算机设备及存储介质
KR970066888A (ko) 불 휘발성 메모리를 사용한 마이크로컴퓨터
US6925522B2 (en) Device and method capable of changing codes of micro-controller
US9223697B2 (en) Computer reprogramming method, data storage medium and motor vehicle computer
US7640421B1 (en) Method and system for determining context switch state
CN112905235B (zh) 一种mcu程序执行方法和芯片
JP7425685B2 (ja) 電子制御装置
CN117524278A (zh) 动态随机存储器兼容方法、装置和设备
JPH11265283A (ja) 記憶装置におけるファームウェアの修正方法及び記憶装置
CN114047952A (zh) 用于单片机的处理器、方法、单片机和存储介质
US20100146332A1 (en) Data correction circuit and semiconductor integrated circuit
EP1039385B1 (en) Semiconductor read-only memory device having means for replacing defective memory cells
CN106293531A (zh) 一种基于flash写保护的防止SD使用过程中flash被意外篡改的方法
JP2009223435A (ja) データ記憶方法及び装置、並びにプログラム
US7191323B2 (en) Information processing unit selecting one of reset vector addresses
US7447893B2 (en) Method and system for updating boot block BIOS program
JP2005531842A (ja) 不揮発性メモリへの書き込み方法およびこの方法を実現するシステム
CN100410901C (zh) 固件更新的方法及执行此方法的系统
US20230335198A1 (en) Semiconductor device
US20230317175A1 (en) Semiconductor device, firmware writing method, and firmware writing system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant