JP3507193B2 - ロード・ストア命令処理装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、計算機におけるロード
・ストア命令を処理するロード・ストア命令処理装置に
関する。 【０００２】 【従来の技術】計算機は、各種演算等を行うために各種
の命令を実行している。これらの命令の中でも、データ
をメモリからレジスタに移す等，メモリに対する入出力
処理を実行するロード・ストア命令は、計算機処理にお
ける基本的な命令の一つとして高頻度で使用されてい
る。 【０００３】通常、計算機における記憶や演算の単位と
して、各計算機によりその長さが決まっている「語」が
用いられており、メモリ，レジスタ間の書き込み、読み
出しは、全語（１ワード）単位で行われている。 【０００４】しかしながら、ロード・ストア命令の持つ
オペランドによるメモリ上でのデータ入出力位置の指定
は８ビット（１バイト）単位で行われているので、例え
ば全語の長さが３２ビットの計算機においては、ロード
・ストア命令によるアドレス位置の指定は、１／４語単
位行われる必要がある。このようなアドレス位置の指定
の仕方をバイト境界のアドレス指定というが、従来の計
算機は、バイト境界のアドレス指定を行うように構成さ
れていた。 【０００５】 【発明が解決しようとする課題】従来の計算機は、バイ
ト境界のアドレス指定可能に構成されているので、全語
の長さが３２ビットであっても、ロード・ストア命令の
持つオペランドアドレスによるデータ入出力開始位置は
１／４語単位で指定でき、データの入出力が可能であ
る。 【０００６】しかしながら、本来３２ビット単位で処理
を行うよう構成されている計算機において８ビット単位
でアドレス指定を可能にしているために、ハードウエア
の構成が複雑なものとなっている。 【０００７】 このような複雑なハードウェア構成のた
め、従来の計算機は、実行速度の低下を招いていた。本
発明は、このような実情を考慮してなされたもので、ハ
ードウェアの構成を簡素化して実行速度を速くするロー
ド・ストア命令処理装置を提供することを目的とし、ま
た、ハードウェアの構成を簡素化して実行速度を速くし
た場合であっても、支障を生じることなくロード・スト
ア命令を実行できるロード・ストア命令処理装置を提供
することを目的とする。 【０００８】 【課題を解決するための手段】上記課題を解決するため
に、本発明は、計算機において用いられる各種命令を解
読する命令デコーダと、各種命令のオペランドからオペ
ランドアドレスを生成するオペランドアドレス生成回路
と、計算機で決められている全語単位で構成されたメモ
リに対して、オペランドアドレスの指定するメモリアド
レス上でのオペランドアドレス開始位置が、全語単位内
のどの位置に相当するかを判定する境界判定手段と、命
令デコーダで解読された命令がロード・ストア命令であ
り、かつ境界判定手段で判定された前記オペランドアド
レス開始位置がメモリ上の全語単位の境界上であると
き、メモリへのアクセスに対して全語境界開始と判定
し、命令デコーダで解読された命令がロード・ストア命
令であり、かつ境界判定手段で判定されたオペランドア
ドレス開始位置がメモリ上の全語単位の境界以外の半語
もしくは１／４語単位の境界上であるとき、メモリへの
アクセスに対して全語境界開始なしと判定する入出力開
始境界判定手段と、入出力開始境界判定手段が全語境界
開始と判定したロード・ストア命令を実行するロード・
ストア命令実行手段と、入出力開始境界判定手段が全語
境界開始なしと判定したロード・ストア命令を実行する
エミュレーション手段と、入出力開始境界判定手段が全
語境界開始なしと判定したロード・ストア命令の実行を
停止する処理停止手段と、入出力開始境界判定手段が全
語境界開始なしと判定したとき、エミュレーション手段
と処理停止手段の何れを起動するかを選択する境界チェ
ック指定手段とを備えたロード・ストア命令処理装置で
ある。 【０００９】 【００１０】 【００１１】 【００１２】 【００１３】 【作用】従って、請求項１記載の発明のロード・ストア
命令処理装置は、次のように作用する。まず、命令デコ
ーダによって各種命令を解読され、オペランドアドレス
生成回路によってオペランドアドレスが生成される。そ
して、境界判定手段によって当該計算機で決められてい
る全語単位で構成されたメモリに対してオペランドアド
レスの指定するメモリアドレス上でのオペランドアドレ
ス開始位置が全語単位内のどの位置に相当するかを判定
される。次に、入出力開始境界判定手段が、命令デコー
ダで解読された命令がロード・ストア命令であり、かつ
境界判定手段で判定されたオペランドアドレス開始位置
がメモリ上の全語単位の境界上であるとき、メモリへの
アクセスに対して全語境界開始と判定し、命令デコーダ
で解読された命令がロード・ストア命令であり、かつ境
界判定手段で判定されたオペランドアドレス開始位置が
メモリ上の全語単位の境界以外の半語もしくは１／４語
単位の境界上であるとき、メモリへのアクセスに対して
全語境界開始なしと判定する。ロード・ストア命令実行
手段は、入出力開始境界判定手段が全語境界開始と判定
したロード・ストア命令を実行する。エミュレーション
手段は、入出力開始境界判定手段が全語境界開始なしと
判定したロード・ストア命令を実行する。処理停止手段
は、入出力開始境界判定手段が全語境界開始なしと判定
したロード・ストア命令の実行を停止する。更に、境界
チェック指定手段は、入出力開始境界判定手段が全語境
界開始なしと判定したとき、エミュレーション手段と処
理停止手段の何れを起動するかを選択する。 【００１４】 【００１５】 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【００２３】 【００２４】 【００２５】 【実施例】以下、本発明の実施例について説明する。図
１は本発明に係るロード・ストア命令処理装置の一実施
例を示す構成図である。 【００２６】本実施例で用いられる計算機は、全語の長
さを３２ビットとし、ロード・ストア命令実行時のアド
レス指定において全語境界のアドレス指定のみできるよ
うにハードウエアが構成されている。 【００２７】図１に示すロード・ストア命令処理装置に
おいて、命令供給装置１から命令レジスタ２に命令が格
納され、この命令レジスタ２内の命令が命令デコーダ３
及びオペランドアドレス生成回路４に入力される。 【００２８】命令デコーダ３は、入力された命令コード
を解読し、解読結果を入出力開始境界判定部５に入力す
る。一方、オペランドアドレス生成回路４は、入力され
た命令のオペランドからメモリ内におけるオペランドア
ドレスを生成し、オペランドアドレスを境界判定部６に
入力する。 【００２９】境界判定部６は、オペランドアドレスから
当該オペランドアドレスの境界条件が全語境界である
か，半語境界であるか，１／４境界であるかを判定し、
判定結果を入出力開始境界判定部５に入力する。 【００３０】図２（ａ）〜（ｄ）にメモリ上のオペラン
ドアドレスの境界条件について例示している。メモリ７
は、３２ビットを全語とする全語（１ワード）を基本的
な単位として構成されている。オペランドは、全語もし
くは半語の長さでメモリ７内に格納されている。また、
本実施例の計算機は、全語境界のアドレス指定のみがで
きるようなハードウエア構成となっているが、メモリ７
は、１／４語単位でアドレスを指定されることができ
る。 【００３１】図２（ａ）は、オペランド長が全語で、メ
モリ７上での境界条件が全語境界、すなわちオペランド
開始位置が全語単位の境界上である場合を示している。
図２（ｂ）は、オペランド長が全語で、メモリ７上での
境界条件が半語境界、すなわちオペランド開始位置が半
語単位の境界上である場合を示している。 【００３２】図２（ｃ）は、オペランド長が全語で、メ
モリ７上での境界条件が１／４語境界、すなわちオペラ
ンド開始位置が１／４語単位の境界上である場合を示し
ている。 【００３３】図２（ｄ）は、オペランド長が半語で、メ
モリ７上での境界条件が１／４語境界、すなわちオペラ
ンド開始位置が１／４語単位の境界上である場合を示し
ている。 【００３４】また、境界チェック指定部８は、境界チェ
ックビットが設定でき、この境界チェックビットの
「真」「偽」内容を入出力開始境界判定部５に入力す
る。入出力開始境界判定部５には、命令デコーダ３で解
読された命令コードと、境界判定部６でのオペランドア
ドレス境界条件判定結果と共に、境界チェック指定部８
からの指定された境界チェックビットが入力される。 【００３５】入出力開始境界判定部５は、これらの３種
のデータより命令実行に関して以下の判定を行う。ま
ず、命令の種類がロード・ストア命令であり、かつオペ
ランドアドレス境界条件が全語境界、つまり全語境界開
始であった場合、本実施例のハードウエア構成で当該命
令をそのまま実行できるので、命令実行部９の全語ロー
ド・ストア命令回路１０に命令実行を指示する。 【００３６】命令実行部９内に、命令デコーダ３で解読
され、オペランドアドレス生成回路４でオペランドアド
レスを生成されたロード・ストア命令が図示しない信号
線から入力され、実行されている。なお、入出力開始境
界判定部５は、命令実行部９の全語ロード・ストア命令
回路１０に命令実行を指示するとしたが、逆に、命令実
行部９に指示がない場合には全語ロード・ストア命令回
路１０がロードストア命令を実行しているとしてもよ
い。 【００３７】ここで、全語ロード・ストア命令回路１０
は、全語境界のオペランドアドレスのときのみロード・
ストア命令が実行可能なハードウエア構成となってい
る。したがって、半語もしくは１／４語境界のオペラン
ドアドレスのときも動作可能なものに比べると簡素なハ
ードウエア構成となっており、高速に命令を実行でき
る。 【００３８】次に、命令の種類がロード・ストア命令で
あり、かつオペランドアドレス境界条件が半語もしくは
１／４語境界、つまり全語境界開始なしの条件である場
合、本実施例のハードウエア構成ではメモリ７に対して
アクセスすることができない。 【００３９】この場合において、境界チェックビットが
「偽」のとき、半語もしくは１／４語境界のメモリアド
レスに対してアクセスを可能とするエミュレーションル
ーチンが起動され、全語ロード・ストア命令回路１０を
用いることなく、エミュレーション処理部１１により命
令が実行される。 【００４０】このエミュレーション処理部１１は、ファ
ームウエアもしくはソフトウエアで構成されている。ま
た、エミュレーション処理部１１として全語ロード・ス
トア命令回路１０とは別のハードウエアを設けるように
してもよい。 【００４１】一方、命令の種類がロード・ストア命令で
あり、かつオペランドアドレス境界条件が半語もしくは
１／４語境界すなわち全語境界開始なしである場合で、
境界チェックビットが「真」のとき、入出力開始境界判
定部５は、エラー発生であると判定し、処理停止部１２
に対して割込信号を出力する。 【００４２】また、入出力開始境界判定部５は、全語境
界開始なしであると判定したとき、その内容を出力可能
に構成されている。処理停止部１２は、割込信号を受信
すると、エラー処理を行って、命令実行部１０における
命令実行を停止する。 【００４３】次に、以上のように構成された本実施例の
ロード・ストア命令処理装置の動作について説明する。
まず、境界チェック指定部８における境界チェックビッ
トが立っていないとき、すなわち「偽」であるときの動
作を、図３に示す流れ図を用いて説明する。 【００４４】命令デコーダ３で解読され、オペランドア
ドレス生成回路４でオペランドアドレスを生成されたロ
ード・ストア命令は、半語もしくは１／４語境界の全語
境界開始なしの場合、全語ロード・ストア命令実行回路
１０によって実行されている（ＳＴ１１〜ＳＴ１３）。 【００４５】このとき、全語ロード・ストア命令実行回
路１０は、全語境界のオペランドアドレスのみに対応す
る単純なハード構成であるので、命令実行は高速に行わ
れている。 【００４６】ここで、ステップＳＴ１３の次のステップ
におけるロード・ストア命令４について、オペランドア
ドレスが半語もしくは１／４語境界の場合（ＳＴ１
４）、入出力開始境界判定部５は、命令実行部９に対し
てエミュレーション処理を行うように指示する。したが
って、全語ロード・ストア命令実行回路１０が実行され
る代わりにエミュレーション処理部１１によりエミュレ
ーション処理が行われる（ＳＴ１５）。 【００４７】このように、全語境界のオペランドアドレ
スのみに対応するハード構成とエミュレーション処理と
をを併用することにより、オペランドアドレスが半語も
しくは１／４語境界等を含むプログラムであっても、全
語，半語もしくは１／４語境界のオペランドアドレスに
対応可能なハード構成の場合と同様にロード・ストア命
令実行可能である。 【００４８】エミュレーション処理（ＳＴ１５）が行わ
れた後、次の命令が実行され（ＳＴ１６）、処理が継続
される。次に、境界チェック指定部８における境界チェ
ックビットが立っているとき、すなわち「真」であると
きの動作を、図４に示す流れ図を用いて説明する。 【００４９】ロード・ストア命令は、半語もしくは１／
４語境界の場合、境界チェックビットが「偽」の場合と
同様に、全語ロード・ストア命令実行回路１０によって
実行されている（ＳＴ２１〜ＳＴ２３）。 【００５０】ここで、ステップＳＴ２３の次のステップ
におけるロード・ストア命令４について、オペランドア
ドレスが半語もしくは１／４語境界の場合（ＳＴ２
４）、入出力開始境界判定部５は、全語ロード・ストア
命令実行回路１０が全語境界にしか対応していないこと
により実行不可能であると判定する。すなわち、この場
合においてはエミュレーション処理は行われず、入出力
開始境界判定部５は、割り込み信号を出力する。 【００５１】次に、処理停止部１２は、割り込み信号を
受けると、エラー発生であるとして命令実行停止処理を
行って計算機の動作を停止すると共に、オペランドアド
レスの半語もしくは１／４語境界の情報を出力する（Ｓ
Ｔ２５）。 【００５２】プログラマ等は、全語境界開始なしの条件
により、計算機が停止すると、オペランドアドレスの半
語もしくは１／４語境界の情報を元にロード・ストア命
令のオペランドアドレスが全語境界になるようにプログ
ラムを修正する（ＳＴ２６）。 【００５３】したがって、当該プログラムは、少なくと
も修正された部分については、全語ロード・ストア命令
実行回路１０のみによる高速動作が可能となる。上述し
たように、本実施例によるロード・ストア命令処理装置
又は方法は、命令デコーダ３とオペランドアドレス生成
回路４と境界判定部６と入出力開始境界判定部５と全語
ロード・ストア命令実行回路１０とを設けて、オペラン
ド開始位置が前記メモリ７上の全語単位の境界のときに
ロード・ストア命令実行を行うようにしたので、全語単
位の境界のときのみロード・ストア命令を実行すること
ができる。 【００５４】このときの全語ロード・ストア命令実行回
路１０は、全語単位の境界のみに対応し、簡素な構成に
できるので、従来のロード・ストア命令実行回路よりも
高速に命令を実行することができる。 【００５５】また、本実施例によるロード・ストア命令
処理装置は、エミュレーション処理部１１を設け、全語
境界開始なしの条件の場合はエミュレーションルーチン
を起動できるので、従来のプログラムで半語，１／４語
境界を有する場合でも、従来通り動作させることができ
る。 【００５６】さらに、本実施例によるロード・ストア命
令処理装置は、境界チェック指定部８を設け、境界チェ
ックビットの設定によって、エミュレーション処理を行
うか、割り込み処理による命令停止を選択し、半語，１
／４語境界を有する場合の従来動作と実行停止，情報通
知によるプログラムデバックへの寄与とが選択でき、よ
り柔軟な運用が可能となる。 【００５７】例えば、プログラムに、半語，１／４語境
界のロード・ストア命令が含まれるとき、この命令のオ
ペランドを全語境界に書き換えることによって高速動作
の可能なプログラムに修正することができる。 【００５８】なお、本実施例の全語ロード・ストア命令
回路１０においては、全語境界のアドレス指定のみでき
るハードウエア構成としたが、これを全語及び半語境界
のアドレス指定のみができるハードウエア構成としても
よい。このとき入出力開始境界判定部５においては、１
／４境界のときを全半語境界開始なしの条件としてエミ
ュレーション処理もしくは割り込み処理を行うようにす
る。 【００５９】このように全半語境界開始なしの条件を用
いる場合、全語境界のアドレス指定のみできるハードウ
エア構成の場合に比べ、実行速度は遅くなるが、従来の
構成よりは高速にロード・ストア命令を実行でき、かつ
本実施例の場合よりも全語境界開始なしとなる頻度を少
なくすることができる。 【００６０】なお、本実施例においては、全語の長さを
３２ビットとしたが、本発明は、全語の長さをこれに限
るものでなく、例えば全語長１６ビット，６４ビットで
もよい。また、本発明は、その要旨を逸脱しない範囲で
種々変形が可能である。 【００６１】 【発明の効果】以上詳記したように本発明によれば、オ
ペランド開始位置が全語境界のときのみにロード・スト
ア命令実行を行うハードウェア構成にしたので、ハード
ウェアの構成を簡素化して実行速度を速くするロード・
ストア命令処理装置を提供することができ、また、境界
条件を判定し、全語境界開始なしの時には、エミュレー
ション処理を行うようにしたので、ハードウェアの構成
を簡素化して実行速度を速くした場合であっても、支障
を生じることなくロード・ストア命令を実行できるロー
ド・ストア命令処理装置を提供することができる。更
に、境界チェックビットの設定によってエミュレーショ
ン処理を行うか、割り込み処理による命令停止を選択
し、半語、１／４語境界を有する場合の従来動作と実行
停止、情報通知によるプログラムデバックへの寄与とが
選択でき、より柔軟な運用が可能となる。

【図面の簡単な説明】 【図１】本発明に係るロード・ストア命令処理装置の一
実施例を示す構成図。 【図２】オペランド開始位置の境界条件についての説明
図。 【図３】同実施例のロード・ストア命令処理装置の動作
を説明する流れ図。 【図４】同実施例のロード・ストア命令処理装置の動作
を説明する流れ図。 【符号の説明】 ３…命令デコーダ、４…オペランドアドレス生成回路、
５…入出力開始境界判定部、６…境界判定部、８…境界
チェック指定部、１０…全語ロード・ストア命令実行回
路、１１…エミュレーション処理部。

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 計算機において用いられる各種命令を解
   読する命令デコーダと、 前記各種命令のオペランドからオペランドアドレスを生
   成するオペランドアドレス生成回路と、 前記計算機で決められている全語単位で構成されたメモ
   リに対して、前記オペランドアドレスの指定するメモリ
   アドレス上でのオペランドアドレス開始位置が前記全語
   単位内のどの位置に相当するかを判定する境界判定手段
   と、 前記命令デコーダで解読された命令がロード・ストア命
   令であり、かつ前記境界判定手段で判定された前記オペ
   ランドアドレス開始位置が前記メモリ上の全語単位の境
   界上であるとき、前記メモリへのアクセスに対して全語
   境界開始と判定し、前記命令デコーダで解読された命令
   がロード・ストア命令であり、かつ前記境界判定手段で
   判定された前記オペランドアドレス開始位置が前記メモ
   リ上の全語単位の境界以外の半語もしくは１／４語単位
   の境界上であるとき、前記メモリへのアクセスに対して
   全語境界開始なしと判定する入出力開始境界判定手段
   と、 前記入出力開始境界判定手段が全語境界開始と判定した
   ロード・ストア命令を実行するロード・ストア命令実行
   手段と、 前記入出力開始境界判定手段が全語境界開始なしと判定
   したロード・ストア命令を実行するエミュレーション手
   段と、 前記入出力開始境界判定手段が全語境界開始なしと判定
   したロード・ストア命令の実行を停止する処理停止手段
   と、 前記入出力開始境界判定手段が全語境界開始なしと判定
   したとき、前記エミュレーション手段と処理停止手段の
   何れを起動するかを選択する境界チェック指定手段とを
   備えたことを特徴とするロード・ストア命令処理装置。