JPS593642A - 制御レジスタ処理方式 - Google Patents
制御レジスタ処理方式Info
- Publication number
- JPS593642A JPS593642A JP57113470A JP11347082A JPS593642A JP S593642 A JPS593642 A JP S593642A JP 57113470 A JP57113470 A JP 57113470A JP 11347082 A JP11347082 A JP 11347082A JP S593642 A JPS593642 A JP S593642A
- Authority
- JP
- Japan
- Prior art keywords
- control register
- instruction
- register
- memory
- firmware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30138—Extension of register space, e.g. register cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、情報処理装置における制御レジスタの処理方
式に関し、特に、制御レジスタを新しく定義したり、既
に定義済みの制御レジスタを別の目的に使用する場合、
これらの制御レジスタを。
式に関し、特に、制御レジスタを新しく定義したり、既
に定義済みの制御レジスタを別の目的に使用する場合、
これらの制御レジスタを。
ハードウェア上の実装状態とは無関係にファームウェア
上で実現し、制御レジスタ動作を制御レジスタが実装さ
れているのと同様に処理するようにした制御レジスタ処
理方式に関する。
上で実現し、制御レジスタ動作を制御レジスタが実装さ
れているのと同様に処理するようにした制御レジスタ処
理方式に関する。
技術の背景
MシリーズなどあアーキテクチュアのCPUでは、各々
32ビツトからなる16個の制御レジスタを指定するこ
とができる。これらのレジスタの各ビットは、動作上束
じた状態を指示したり、ある機能により得られた特殊な
情報を提供する等の目的で使用される。しかし、実際に
は、第1図に例示するように1機種のクラスなどにより
当初に定義されたレジスタしか実装されていないため。
32ビツトからなる16個の制御レジスタを指定するこ
とができる。これらのレジスタの各ビットは、動作上束
じた状態を指示したり、ある機能により得られた特殊な
情報を提供する等の目的で使用される。しかし、実際に
は、第1図に例示するように1機種のクラスなどにより
当初に定義されたレジスタしか実装されていないため。
新しく制御レジスタが定義された場合、その度にハード
ウェアを変更し7.レジスタを追加する必要が生じて、
ハードウェアに対して、大きなインパクトを与えること
になる。また、すでに定義された制御レジスタを、同時
に別の目的で使用したい場合もある。しかし1以上の問
題は、ハードウェアでは容易に対処することができない
。
ウェアを変更し7.レジスタを追加する必要が生じて、
ハードウェアに対して、大きなインパクトを与えること
になる。また、すでに定義された制御レジスタを、同時
に別の目的で使用したい場合もある。しかし1以上の問
題は、ハードウェアでは容易に対処することができない
。
発明の目的および構成
本発明の目的は、上述した問題を解決することにあり、
そのために9本発明は、まず制御レジスタを、ファーム
ウェア内のメモリ上に定義する。
そのために9本発明は、まず制御レジスタを、ファーム
ウェア内のメモリ上に定義する。
そして制御レジスタに関するLOAD命令(以下LCT
L命令)を検出して、ファームウェアの命令実行ルーチ
ンを呼び出す。命令実行ルーチンでは、ハードウェア及
びファームウェア内メモリ上の指定された制御レジスタ
にロードすべき内容を書込む。但し、制御レジスタを同
時に2つの目的で使用する場合には、ハードウェアの制
御レジスタには書込まず、もしこのレジスタに書込む場
合には、LCTL命令ではなく別の命令で行う。
L命令)を検出して、ファームウェアの命令実行ルーチ
ンを呼び出す。命令実行ルーチンでは、ハードウェア及
びファームウェア内メモリ上の指定された制御レジスタ
にロードすべき内容を書込む。但し、制御レジスタを同
時に2つの目的で使用する場合には、ハードウェアの制
御レジスタには書込まず、もしこのレジスタに書込む場
合には、LCTL命令ではなく別の命令で行う。
制御レジスタに関する5TORE命令(以下5TCTL
命令)を検出した場合、同様にファームウェアの命令実
行ルーチンを呼び出す。命令実行ルーチンでは、ツアー
ムラ1エア内のメモリ上より。
命令)を検出した場合、同様にファームウェアの命令実
行ルーチンを呼び出す。命令実行ルーチンでは、ツアー
ムラ1エア内のメモリ上より。
指定された制御レジスタの内容を読出し、指定されたメ
モ′リエリアへ1き込む。この時、・・−ドウエアの制
御レジスタからは読出さないようにする。
モ′リエリアへ1き込む。この時、・・−ドウエアの制
御レジスタからは読出さないようにする。
以上の手段により9本発明は目的を達成するものである
。そして本発明は、その構成として、ファームウェア機
構を有する情報処理装置においで。
。そして本発明は、その構成として、ファームウェア機
構を有する情報処理装置においで。
実装されている制御レジスタとは別個に、ファームウェ
ア内のメモリ上の領域に制御レジスタを定義しておき、
制御レジスタに対するLOAD命令が発行されたときに
は、そのLOADすべき内容を、該制御レジスタが定義
されているメモリ上の領域に書込み、また制御レジスタ
に対する5TORE命令が発行されたときには、その5
TOREすべき内容を、該制御レジスタが定義されてい
るメモリ上の領域から読出すことを特徴とするもの家あ
る。
ア内のメモリ上の領域に制御レジスタを定義しておき、
制御レジスタに対するLOAD命令が発行されたときに
は、そのLOADすべき内容を、該制御レジスタが定義
されているメモリ上の領域に書込み、また制御レジスタ
に対する5TORE命令が発行されたときには、その5
TOREすべき内容を、該制御レジスタが定義されてい
るメモリ上の領域から読出すことを特徴とするもの家あ
る。
発明の実施例
以下に本発明を実施例にしたがって説明する。
第2図は本発明実施例の基本構成図であり、同図におい
て、1はデータ処理装置内の命令制御部■ユニット、2
は命、令レジスタ、3はデコーダであ’)、LCTL命
令および5TCTL命令の検出部、4は割込み発生回路
、5はファームウェアFW、6は実装された制御レジス
タCR,7はファームウェアによりメモリとに定義され
た制御レジスタWCR,8はメモリMSのO8領域を示
している。
て、1はデータ処理装置内の命令制御部■ユニット、2
は命、令レジスタ、3はデコーダであ’)、LCTL命
令および5TCTL命令の検出部、4は割込み発生回路
、5はファームウェアFW、6は実装された制御レジス
タCR,7はファームウェアによりメモリとに定義され
た制御レジスタWCR,8はメモリMSのO8領域を示
している。
第3図は第2図におけるファームウェア5の細部説明図
である。
である。
以下、LCTL命令及び5TCTL命令処理の一例を述
べる。
べる。
追加定義された制御レジスタを使用する特殊なOSモー
ド下で、命令制御部(以下Iユニット)1のデコーダ3
がLCTL命令を検出すると、命令の実行は行わず1割
込み発生回路4により、ファーム炒エア5に割込みを発
生する。この時、ファームウェアで命令実行後、処理の
継続が可能な様に、psw及び割込み原因を示す割込み
コード等の情報が、ファームウェアFW領域に格納され
(第3図参照)、OSモードよりファームウェアモード
(以下FWモード)に切り換わる。ファームウェア5で
は割込みの解析を行い1割込み原因がLCTL命令であ
ることを認識して、LCTL命令の実行を開始する。
ド下で、命令制御部(以下Iユニット)1のデコーダ3
がLCTL命令を検出すると、命令の実行は行わず1割
込み発生回路4により、ファーム炒エア5に割込みを発
生する。この時、ファームウェアで命令実行後、処理の
継続が可能な様に、psw及び割込み原因を示す割込み
コード等の情報が、ファームウェアFW領域に格納され
(第3図参照)、OSモードよりファームウェアモード
(以下FWモード)に切り換わる。ファームウェア5で
は割込みの解析を行い1割込み原因がLCTL命令であ
ることを認識して、LCTL命令の実行を開始する。
まず、7了−ムラエアより実行すべきLCTL命令を発
行する。これでハードウェアに存在するCRφ〜CR1
5のうち指定されたレジスタヘロードすべき内容が書込
まれる■。但し、先に述べた同時に2つの目的で使用し
たい制御レジスタが含まれる場合には、従来の機能をハ
ードウェアのレジスタが受は持つため、このレジスタへ
のロードは禁止される■。もし、このレジスタヘロード
する場合には、別の命令で代行する。
行する。これでハードウェアに存在するCRφ〜CR1
5のうち指定されたレジスタヘロードすべき内容が書込
まれる■。但し、先に述べた同時に2つの目的で使用し
たい制御レジスタが含まれる場合には、従来の機能をハ
ードウェアのレジスタが受は持つため、このレジスタへ
のロードは禁止される■。もし、このレジスタヘロード
する場合には、別の命令で代行する。
次に、ファームウェアのメモリ上に定義された制御レジ
スタWCRφ〜WCR15のうち指定されたレジスタに
ロードすべき内容を書込んで命令の実行を終了する■。
スタWCRφ〜WCR15のうち指定されたレジスタに
ロードすべき内容を書込んで命令の実行を終了する■。
この時、先に述べた特殊な制御レジスタ及びハードウェ
アに存在しないレジスタを除いて、CRとWCRの内容
は等しい。
アに存在しないレジスタを除いて、CRとWCRの内容
は等しい。
更に、処理を続行するため1割込み時に格納したPSW
を読出しで、FWモードからOSモードに復帰する(第
3図参照)。
を読出しで、FWモードからOSモードに復帰する(第
3図参照)。
5TCTL命令も、LCTL命令と同様に、■ユニット
のデコーダ3がこの命令を検出すると。
のデコーダ3がこの命令を検出すると。
ファームウェア5に割込みを発生し、OSモードよりF
Wモードに切り換わる。5TCTL命令実行命令子ンで
は、ファームウェア内のメモリ上に定義されたレジスタ
7のWCRφ〜WCR15の内、指定されたレジスタの
内容を読出すQつ。この時、WCRφ〜WCR15の内
容は最新の状態であるから、ハードウェアのレジスタ6
は読出さない。次に読出した内容を5TCTL命令のオ
ペランド部で指定されたアドレスより書込んで命令の実
行を終了する。
Wモードに切り換わる。5TCTL命令実行命令子ンで
は、ファームウェア内のメモリ上に定義されたレジスタ
7のWCRφ〜WCR15の内、指定されたレジスタの
内容を読出すQつ。この時、WCRφ〜WCR15の内
容は最新の状態であるから、ハードウェアのレジスタ6
は読出さない。次に読出した内容を5TCTL命令のオ
ペランド部で指定されたアドレスより書込んで命令の実
行を終了する。
更に1割込み時のPSWを呼び出して、FWモードから
OSモードに切り換わり、5TCTL命令に続く命令を
呼び出して処理を続行する。
OSモードに切り換わり、5TCTL命令に続く命令を
呼び出して処理を続行する。
以上の説明は、OSモード下で発行されたLCTL及び
5TCTL命令の全てが、ファームウェアで処理される
動作例であるが、LCTL及び5TCTL命令で指定さ
れるレジスタ番号は一定ではなく、・その使用頻度も異
る。そこで、変更あるいは追加定義された制御レジスタ
を含んで指定された時にのみ、■ユニットがファームウ
ェアへ割出す制御を行えば、LCTL命令及び5TCT
L命令をファームウェアで処理することによる命令実行
時間の増大を、最小限に押さえることができる。
5TCTL命令の全てが、ファームウェアで処理される
動作例であるが、LCTL及び5TCTL命令で指定さ
れるレジスタ番号は一定ではなく、・その使用頻度も異
る。そこで、変更あるいは追加定義された制御レジスタ
を含んで指定された時にのみ、■ユニットがファームウ
ェアへ割出す制御を行えば、LCTL命令及び5TCT
L命令をファームウェアで処理することによる命令実行
時間の増大を、最小限に押さえることができる。
発明の効果
本発明は、この様な方法でLCTL命令及び5TCTL
命令を処理することにより、制御レジスタの定義の変更
及び追加によるノ1−ドウエアの多大な変更を行うこと
なく、制御レジスタの定義に柔軟性のあるハードウェア
を提供することができる。
命令を処理することにより、制御レジスタの定義の変更
及び追加によるノ1−ドウエアの多大な変更を行うこと
なく、制御レジスタの定義に柔軟性のあるハードウェア
を提供することができる。
木1図は、制御レジスタの実装状態の1例を示す説明図
、第2図は本発明実施例の基本構成図。 牙3図、は本実施例のファームウェアの構成図である。 図中、1は命令制御部Iユニット、2は命令レジスタ、
3はデコーダ、4は割込み発生回路、5はファームウェ
ア、6は実装された制御レジスタ。 7はファームウェア内で定義されて(Aる制御レジスタ
、8はメモリのO8領域を表わす。 特許出願人 富士通株式会社
、第2図は本発明実施例の基本構成図。 牙3図、は本実施例のファームウェアの構成図である。 図中、1は命令制御部Iユニット、2は命令レジスタ、
3はデコーダ、4は割込み発生回路、5はファームウェ
ア、6は実装された制御レジスタ。 7はファームウェア内で定義されて(Aる制御レジスタ
、8はメモリのO8領域を表わす。 特許出願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 ファームウェア機構を有する情報処理装置において、実
装されている制御レジスタとは別個に。 ファームウェア内のメモリ上の領域に制御レジスタを定
義しておき、制御レジスタに対するLOAD命令が発行
されたときには、そのLOADすべき内容を、該制御レ
ジスタが定義されているメモリ上の領域に書込み、また
制御レジスタに対する5TORE命令が発行されたとき
には、その5TOREすべき内容を、該制御レジスタが
定義されでいるメモリ上の領域から読出すことを特徴と
する制御レジスタ処理方式。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57113470A JPS593642A (ja) | 1982-06-30 | 1982-06-30 | 制御レジスタ処理方式 |
KR1019830002921A KR890000100B1 (ko) | 1982-06-30 | 1983-06-28 | 제어 레지스터 처리방식 |
CA000431511A CA1200319A (en) | 1982-06-30 | 1983-06-29 | Register control processing system |
DE8383303789T DE3379848D1 (en) | 1982-06-30 | 1983-06-30 | Register control processing system |
EP83303789A EP0098172B1 (en) | 1982-06-30 | 1983-06-30 | Register control processing system |
AU16409/83A AU546572B2 (en) | 1982-06-30 | 1983-06-30 | Register control |
US06/509,609 US4623962A (en) | 1982-06-30 | 1983-06-30 | Register control processing system |
ES523751A ES523751A0 (es) | 1982-06-30 | 1983-06-30 | Sistema de proceso de control de registro. |
BR8303527A BR8303527A (pt) | 1982-06-30 | 1983-06-30 | Sistema de processamento de controle de registro |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57113470A JPS593642A (ja) | 1982-06-30 | 1982-06-30 | 制御レジスタ処理方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS593642A true JPS593642A (ja) | 1984-01-10 |
JPH0517577B2 JPH0517577B2 (ja) | 1993-03-09 |
Family
ID=14613061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57113470A Granted JPS593642A (ja) | 1982-06-30 | 1982-06-30 | 制御レジスタ処理方式 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4623962A (ja) |
EP (1) | EP0098172B1 (ja) |
JP (1) | JPS593642A (ja) |
KR (1) | KR890000100B1 (ja) |
AU (1) | AU546572B2 (ja) |
BR (1) | BR8303527A (ja) |
CA (1) | CA1200319A (ja) |
DE (1) | DE3379848D1 (ja) |
ES (1) | ES523751A0 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021503121A (ja) * | 2017-11-14 | 2021-02-04 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 構成状態レジスタの一括格納および読み込み動作を提供するコンピュータ・プログラム、コンピュータ・システム、およびコンピュータ実装方法 |
JP2021503119A (ja) * | 2017-11-14 | 2021-02-04 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | メモリベースの構成状態レジスタを提供するコンピュータ・プログラム、コンピュータ・システム、およびコンピュータ実装方法 |
US11579806B2 (en) | 2017-11-14 | 2023-02-14 | International Business Machines Corporation | Portions of configuration state registers in-memory |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5960652A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | デ−タ処理装置 |
US5249266A (en) * | 1985-10-22 | 1993-09-28 | Texas Instruments Incorporated | Data processing apparatus with self-emulation capability |
US5140687A (en) * | 1985-10-22 | 1992-08-18 | Texas Instruments Incorporated | Data processing apparatus with self-emulation capability |
US5293631A (en) * | 1991-08-06 | 1994-03-08 | Hewlett-Packard Company | Analysis and optimization of array variables in compiler for instruction level parallel processor |
US5666556A (en) * | 1993-12-30 | 1997-09-09 | Intel Corporation | Method and apparatus for redirecting register access requests wherein the register set is separate from a central processing unit |
US5758117A (en) * | 1995-12-14 | 1998-05-26 | International Business Machines Corporation | Method and system for efficiently utilizing rename buffers to reduce dispatch unit stalls in a superscalar processor |
US6298435B1 (en) * | 1996-04-16 | 2001-10-02 | International Business Machines Corporation | Methods and apparatus for exploiting virtual buffers to increase instruction parallelism in a pipelined processor |
US6003126A (en) * | 1997-07-01 | 1999-12-14 | International Business Machines | Special instruction register including allocation field utilized for temporary designation of physical registers as general registers |
GB2460280A (en) * | 2008-05-23 | 2009-11-25 | Advanced Risc Mach Ltd | Using a memory-abort register in the emulation of memory access operations |
US9229745B2 (en) | 2012-09-12 | 2016-01-05 | International Business Machines Corporation | Identifying load-hit-store conflicts |
CN116226021B (zh) * | 2023-05-06 | 2023-07-25 | 摩尔线程智能科技(北京)有限责任公司 | 数据收发方法、装置以及图形处理器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5439539A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Data processor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4351024A (en) * | 1975-04-21 | 1982-09-21 | Honeywell Information Systems Inc. | Switch system base mechanism |
-
1982
- 1982-06-30 JP JP57113470A patent/JPS593642A/ja active Granted
-
1983
- 1983-06-28 KR KR1019830002921A patent/KR890000100B1/ko not_active IP Right Cessation
- 1983-06-29 CA CA000431511A patent/CA1200319A/en not_active Expired
- 1983-06-30 BR BR8303527A patent/BR8303527A/pt not_active IP Right Cessation
- 1983-06-30 US US06/509,609 patent/US4623962A/en not_active Expired - Fee Related
- 1983-06-30 EP EP83303789A patent/EP0098172B1/en not_active Expired
- 1983-06-30 AU AU16409/83A patent/AU546572B2/en not_active Ceased
- 1983-06-30 ES ES523751A patent/ES523751A0/es active Granted
- 1983-06-30 DE DE8383303789T patent/DE3379848D1/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5439539A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Data processor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021503121A (ja) * | 2017-11-14 | 2021-02-04 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 構成状態レジスタの一括格納および読み込み動作を提供するコンピュータ・プログラム、コンピュータ・システム、およびコンピュータ実装方法 |
JP2021503119A (ja) * | 2017-11-14 | 2021-02-04 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | メモリベースの構成状態レジスタを提供するコンピュータ・プログラム、コンピュータ・システム、およびコンピュータ実装方法 |
US11579806B2 (en) | 2017-11-14 | 2023-02-14 | International Business Machines Corporation | Portions of configuration state registers in-memory |
Also Published As
Publication number | Publication date |
---|---|
ES8405176A1 (es) | 1984-05-16 |
AU546572B2 (en) | 1985-09-05 |
EP0098172B1 (en) | 1989-05-10 |
DE3379848D1 (en) | 1989-06-15 |
EP0098172A2 (en) | 1984-01-11 |
US4623962A (en) | 1986-11-18 |
KR890000100B1 (ko) | 1989-03-07 |
EP0098172A3 (en) | 1985-10-09 |
AU1640983A (en) | 1984-01-05 |
ES523751A0 (es) | 1984-05-16 |
JPH0517577B2 (ja) | 1993-03-09 |
CA1200319A (en) | 1986-02-04 |
BR8303527A (pt) | 1984-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4982347B2 (ja) | 画像情報の更新を検出するプログラム、方法および画像処理装置 | |
JPS593642A (ja) | 制御レジスタ処理方式 | |
JPS6029126B2 (ja) | デ−タ処理装置 | |
JPH0193837A (ja) | デバッグ用マイクロプロセッサ | |
JP2000353092A (ja) | 情報処理装置及びそのレジスタファイル切替方法 | |
JP2553200B2 (ja) | 情報処理装置 | |
JP3507193B2 (ja) | ロード・ストア命令処理装置 | |
JP2915680B2 (ja) | Riscプロセッサ | |
JP2731618B2 (ja) | エミュレータ | |
JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
JPS6252334B2 (ja) | ||
JP3715505B2 (ja) | 特定用途向け演算命令を有する計算機およびその計算機の計算方法 | |
JPH02272654A (ja) | キャッシュメモリ装置 | |
JPH0795288B2 (ja) | マイクロコンピュータ | |
JPH02211561A (ja) | プロセッサ及びストアバッファ制御方法 | |
JPS60193046A (ja) | 命令例外検出方式 | |
JPS59106048A (ja) | マイクロプロセツサシステム | |
JPH05334074A (ja) | マイクロプロセッサ | |
JPS60193047A (ja) | マイクロプログラムのロ−ドチエツク方式 | |
JPH03168845A (ja) | 命令実行制御方式 | |
JPH0427575B2 (ja) | ||
JPH0282318A (ja) | 浮動小数点演算装置 | |
JPH03113659A (ja) | キャッシュメモリ試験方法 | |
JP2004118235A (ja) | データ処理装置 | |
JPS58123146A (ja) | メモリアドレス拡張方式 |