JPH03168845A - 命令実行制御方式 - Google Patents

命令実行制御方式

Info

Publication number
JPH03168845A
JPH03168845A JP1310302A JP31030289A JPH03168845A JP H03168845 A JPH03168845 A JP H03168845A JP 1310302 A JP1310302 A JP 1310302A JP 31030289 A JP31030289 A JP 31030289A JP H03168845 A JPH03168845 A JP H03168845A
Authority
JP
Japan
Prior art keywords
instruction
specific
instructions
sort
debug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1310302A
Other languages
English (en)
Inventor
Susumu Arai
進 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1310302A priority Critical patent/JPH03168845A/ja
Publication of JPH03168845A publication Critical patent/JPH03168845A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 計算機における、プログラムのデバッグのための命令実
行制御に関し、 特定の種類の命令を、指定によって他の命令に変換して
実行し、特定命令の影響を両種命令の実行結果の比較で
チェックすることを容易にした命令実行制御方式を目的
とし、 記憶装置と処理装置とを有し、該記憶装置は所与の命令
を保持し、該処理装置に、デバッグフラグを設けて、各
該デバッグフラグは所要の各命令種類の特定命令に対応
し、それぞれ所定のオン/オフ状態に選択的に設定され
るように構戒され、該処理装置は、該記憶装置の該命令
を逐次読み出して実行する場合に、該命令が該特定命令
であって、対応する該デバッグフラグがオン状態に設定
されていることを識別した場合には、該特定命令の実行
に代えて、所定の他の命令を実行するように構戒する。
〔産業上の利用分野〕
本発明は、計算機における、プログラムのデバッグのた
めの命令実行制御、特に特定の種類の命令を、指定によ
って他の命令に変換して実行できる命令実行制御方式に
関する。
〔従来の技術と発明が解決しようとする課題〕計算機の
中央処理装置等の処理装置で実行される命令には、ハー
ドウェアの機能を有効に利用すること等を考慮して、通
常は行われないような制御を強制的に実行させるような
種類の命令が設けられていることがある。
例えば中央処理装置等に設けられる公知のキャッシュメ
モリの制御に関するオーバヘッドを減少するために、キ
ャッシュメモリの強制的な制御を伴う命令があり、例え
ばrDirect Write」等と呼ばれる命令は次
のように実行される.即ち、書き込みにおいて、先ずキ
ャッシュメモリ上で書き込みを行い、後にキャッシュメ
モリから主記憶に書き出す方式のキャッシュメモリの場
合に、通常の書き込みを行うr Wri te J命令
であって、キャッシュメモリに目的のデータ領域を含む
ブロックが無い場合には、先ず主記憶からそのブロック
をキャッシュメモリに読み出し、次にキャッシュメモリ
上でそのブロックの一部を命令に従って更新する。
しかし、書き込む対象が例えばいわゆるスタック等で、
アドレスの増加方向に延びるスタック構戒であれば、そ
のブロックに初めて書き込む場合にその内容は、敢えて
主記憶からブロックを読み出さなくても、何も書き込ま
れていない初期状態であることが明らかである。
そこで、そのような場合にrDirect Write
」命令を使用すると、この命令では目的のブロックがキ
ャッシュメモリに無い場合に、主記憶にアクセスするこ
と無く、単にキャッシュメモリ上にブロックの領域を取
って書き込みを実行し、従って主記憶アクセス時間を省
いて処理を高速化することができる。
しかし、主記憶にあるブロックの内容を保存する必要の
ある一般の記憶領域への書き込みについて、前記の動作
をするrDirect Write」命令を使用すると
、主記憶上の内容が失われる可能性があることは明らか
であり、このような誤った使用は避けなければならない
この種の命令には、他に例えばキャッシュメモリから指
定のデータを読み出した後、そのデータのあったキャッ
シュメモリ上のブロックの領域を空きにするrRead
 Purge」命令、並列の他の処理装置のキャッシュ
メモリから指定のデータのあるブロックを自身のキャッ
シュメモリに移し、相手のブロックを無効にするrRe
ad Invalidate J命令等がある. このような種類の命令は前記の例のように、正しく使用
すれば、プログラムの実行効率等の改善に有効であるが
、誤った使用によって不測の結果を生じることがあり、
且つその結果から原因を明確に推定し難い場合がしばし
ばある. そのような場合にそれらのいわば危険な命令を変更して
、通常の命令(前記例の場合であれば通常のrWrit
e J又はr Read 」命令)にしたプログラムを
実行し、命令を変更しない場合の結果と比較することが
、デバッグ手段として有効であるが、そのためには通常
の命令を使用するようにプログラムを書き換えて翻訳し
直し実行する必要があり、手間がかかる。
本発明は、指定によって特定の種類の命令を、他の命令
に変換して実行し、特定命令の影響を両種命令の実行結
果の比較でチェックすることを容易にした命令実行制御
方式を目的とする。
〔課題を解決するための手段〕
第1図は、本発明の構或を示すブロック図である。
図は命令実行制御方式の構或であって、記憶装置1と処
理装W2とを有し、記憶装置lは所与の命令を保持し、
処理装置2に、デバッグフラグ3を設けて、各デバッグ
フラグ3は所要の各命令種類の特定命令に対応し、それ
ぞれ所定のオン/オフ状態に選択的に設定されるように
構成され、処理装置2は、命令解釈部5及び命令実行部
6により、記憶装置1の該命令を逐次命令バッファ4に
読み出して実行する場合に、命令解釈部5で該命令が該
特定命令であって、対応するデバッグフラグ3がオン状
態に設定されていることを識別した場合には、該特定命
令の実行に代えて、所定の他の命令を実行する。
〔作 用〕
本命令制御方式により、デバッグフラグをセットする例
えば適当な命令、或いは適当なキー人力等によって必要
なデバッグフラグをオンに、その他をオフに設定してプ
ログラムを実行することより、注目する命令がすべて他
の例えば通常の危険でない命令に変更されて実行される
ので、例えばデバッグフラグをすべてオフにして同じプ
ログラムを実行した結果と比較することにより、問題の
命令が誤って使用されている可能性をチェックすること
が比較的容易にできる。
[実施例] 第1図において、処理装置2の命令解釈部5は記憶装置
lから命令バッファ4に読み出した命令を解釈し、命令
コードをデコードした信号とオペランドの情報を命令実
行部6に渡し、命令実行部6は命令解釈部5から受け取
る情報に従って、命令に従う演算、制御、記憶装置1へ
のアクセス等を実行し、又後に実行する命令を記憶装置
1から命令バッファ4に読み出す。
以上の制御は従来の処理装置と同様であるが、本発明に
より命令解釈部5は、命令を解釈して所定の特定種類の
命令であることを識別すると、デバッグフラグ3の中の
、その命令種類に該当するフラグを読み、そのデバッグ
フラグ3の値がオンであると、その命令種類に対応して
定めてある別の命令を解釈した場合の結果を生或して命
令実行部6に渡す。従って、その場合には記憶装置1か
ら読み出した命令ではなくて、変換した命令が実行され
る。
第2図は特定種類の命令として、前記の3種の命令が定
められていて、対応するデバッグフラグがオンの場合に
、それらの命令をWrite系命令は通常のrWrit
e J命令に、Read系命令はr Read 」命令
に変換する場合の命令解釈部5の処理の流れの一例を示
し、先ず処理ステップ10〜12で命令コードを識別し
て、特定種類の命令として定められているr Dire
ct Write 」、rRead Purge」、又
はrRead Invalidate Jの何れの命令
でもなければ、処理ステップ13で通常のようにその命
令の解釈結果の信号を生戒して命令実行部6に渡す.r
Direct Write」命令の場合には、処理ステ
ップ10から処理ステップl4に分岐して、この命令に
対応するデバッグフラグ3を読み、オンであれば処理ス
テップ15で’14rite J命令に変換した後、処
理ステップ13に進む。従ってrWrite J命令の
信号が生或されて、命令実行部6に渡される.又、デバ
ッグフラグ3がオフであれば、処理ステップl4から処
理ステップ13に進むので、元の命令rDirect 
Write」の信号が生戒されて命令実行部6に渡され
る。
同様にrRead Purge」の場合には、処理ステ
ップ11から処理ステップ16に分岐して、この命令に
対応するデバングフラグ3を読み、オンであれば処理ス
テップ17で’ Read 」命令に変換した後、処理
ステップ13に進み、従ってr Read 」命令の信
号が生成されて、命令実行部6に渡されるが、デバッグ
フラグ3がオフであれば、処理ステップl6から処理ス
テップ13に進むので、命令実行部6にはrRead 
Purge」命令の信号が渡される。
rRead Invalidate J命令の場合も同
様に、処理ステップ12、18、17の制御により、対
応するデバッグフラグ3のオン/オフにより、r Re
ad J命令又はrRead Invalidate 
J命令に切り換えて実行される。
なお、デバッグフラグ3は、例えばデバッグフラグ設定
命令を設けることにより、命令実行部6の制御で指定の
値が設定されるようにし、適当なデバッグ制御プログラ
ムに指示してデバッグフラグ設定命令を実行することに
より、被デバッグプログラムの実行前に所要の値に設定
する。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、計算機
における、プログラムのデバッグのために、特定の種類
の命令を、指定によって他の命令に変換して実行できる
ので、特定命令の影響を両種命令の実行結果の比較でチ
ェックすることが容易になり、デバッグ作業効率を改善
するという著しい工業的効果がある。
【図面の簡単な説明】
第1図は本発明の構成を示すブロック図、第2図は本発
明の処理の流れ図 である. 図において、 1は記憶装置、    2は処理装置、3はデバッグフ
ラグ、  4は命令バッファ、5は命令解釈部、   
 6は命令実行部、10〜18は処理ステップ 本発明の構或を示すブロック図 第 l 図

Claims (1)

  1. 【特許請求の範囲】 記憶装置(1)と処理装置(2)とを有し、該記憶装置
    (1)は所与の命令を保持し、 該処理装置(2)に、デバッグフラグ(3)を設けて、
    各該デバッグフラグは所要の各命令種類の特定命令に対
    応し、それぞれ所定のオン/オフ状態に選択的に設定さ
    れるように構成され、 該処理装置(2)は、該記憶装置(1)の該命令を逐次
    読み出して実行する場合に、該命令が該特定命令であっ
    て、対応する該デバッグフラグ(3)がオン状態に設定
    されていることを識別した場合には、該特定命令の実行
    に代えて、所定の他の命令を実行する(5、6)ように
    構成されていることを特徴とする命令実行制御方式。
JP1310302A 1989-11-29 1989-11-29 命令実行制御方式 Pending JPH03168845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1310302A JPH03168845A (ja) 1989-11-29 1989-11-29 命令実行制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1310302A JPH03168845A (ja) 1989-11-29 1989-11-29 命令実行制御方式

Publications (1)

Publication Number Publication Date
JPH03168845A true JPH03168845A (ja) 1991-07-22

Family

ID=18003589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1310302A Pending JPH03168845A (ja) 1989-11-29 1989-11-29 命令実行制御方式

Country Status (1)

Country Link
JP (1) JPH03168845A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332751A (ja) * 1993-05-24 1994-12-02 Nec Corp システム動作情報収集装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332751A (ja) * 1993-05-24 1994-12-02 Nec Corp システム動作情報収集装置

Similar Documents

Publication Publication Date Title
US4347565A (en) Address control system for software simulation
US5247639A (en) Microprocessor having cache bypass signal terminal
US4794522A (en) Method for detecting modified object code in an emulator
KR890000100B1 (ko) 제어 레지스터 처리방식
JPH0192856A (ja) アクセス及び欠陥論理信号を用いて主メモリユニットを保護する装置及び方法
JPH03168845A (ja) 命令実行制御方式
JP3328867B2 (ja) マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ
JPH0259829A (ja) マイクロコンピュータ
JPS6252334B2 (ja)
JPH0283749A (ja) マイクロプロセッサの内部割込み制御方式
JPS5919287A (ja) メモリアクセス命令による入出力処理方式
JPH0412861B2 (ja)
JPH0535499A (ja) データ処理装置及びデータ処理方法
JPH0585925B2 (ja)
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JP3428253B2 (ja) シーケンサ
JPS5842891B2 (ja) メイレイセイギヨホウシキ
JPS6338729B2 (ja)
JPH07191879A (ja) デバッグ用命令の実行機能を有するマイクロプロセッサおよびデバッグ方法
JPH1027153A (ja) バス転送装置
JPS63120336A (ja) メモリアクセスモ−ド切替え方式
JPS6148049A (ja) メモリ・アクセスのチエツク装置
JPS63216134A (ja) 中央処理装置
JPS63228237A (ja) プログラムデバツグ方式
JPH1165829A (ja) アドレス変換回路