JPH0193837A

JPH0193837A - デバッグ用マイクロプロセッサ

Info

Publication number: JPH0193837A
Application number: JP62251273A
Authority: JP
Inventors: Masahiro Shoda; 正田　政弘
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-10-05
Filing date: 1987-10-05
Publication date: 1989-04-12
Also published as: US4924382A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はデバッグ用マイクロプロセッサの内部処理に関
し、特にデバッグ用割り込み時の処理に関する。

従来の技術一般的なインサーキットエミュレータは、ユーザプログ
ラム（以下、エミュレーションと記す）の実行からスー
パーバイザ割り込み用プログラム（以下、モニタと記す
）の実行への動作モードの移行を、エミユレーション用
マイクロプロセッサへのスーパーバイザ割り込みによっ
て行なっている。また、モニタからエミュレーションへ
の移行は復帰命令によって行なっている。

第４図は、上述のようなエミユレーション用マイクロプ
ロセッサとして一般的に用いられているデバッグ用マイ
クロプロセッサ（以下、デバッグＣＰＵと記す）の構成
を模式的に示す図である。

デバッグＣＰ　０２６は、−船釣なＣＰＵと同様に、Ａ
ＬＵ２、データバス制御３、レジスタ４、アドレス制御
５、命令レジスタ６、命令デコー’＋−’　ＣＰＵ制御
８、内部データバス９、データバス１２、アドレスバス
１３、制御信号１４、アドレスバス１１、ＰＣバス１０
等から構成され、更に、エミュレーションプログラムカ
ウンタ　（エミュレーションＰＣ）７並びにレジスタ４
に設定されたスタックポインタ（ＳＰ）等も備えている
。また、制御信号１４には通常ＣＰＵで使用するステー
タス信号、メモリの読み出し、書き込み信号などの他に
、スーパーバイザ用割り込み信号及びその応答信号など
が含まれている。

上述のようなデバッグ用ＣＰＵは、スーパーバイザ用割
り込み要求を受は付けると、応答信号を出力すると共に
モニタモードに移行する。このとき、エミュレーション
停止時点の各要素の状態を保持するために、停止時点の
エミュレーションＰＣ７、レジスタ４内のプログラムス
テータスワード（ＰＳ’ｖＶ）等を、モニタが管理する
メモリ上のスタックエリアに退避しなければならない。

これは、モニタモードにおいても、エミュレーションで
使用しているｐｃＳｐｓｗなどを使ってプログラムを実
行するために、これらの内容を退避をしておかないと、
エミュレーション停止時の状態が不明になり、復帰命令
によってエミュレーションを再開することが不可能にな
るためでる。また、退避しであるＰＣ，ＰＳＷなどを変
更すれば任意の状態からエミュレーションを開始するこ
ともできる。

上述のような従来のデバッグ用マイクロプロセッサの割
り込み処理に移るシーケンスの一例は、以下のようなも
のである。

（、。　　　−割り込みイ２゜ ←　　　ごＰ＋２（ｃ）　　　ＥＭＵＬ：　　　ＢＲＫＲＥＴＩＮＴ　１
　：　　　ＣＭＰ　　　ＡＣＣ，ＤＨ即ち、ＰＳＷ、Ｐ
ＣをＳＰが示すメモリ上のスタックエリアに退避し、ス
ーパーバイザ用割り込みベクタが示すアドレスのモニタ
に移る。モニタからエミュレーションへの復帰命令実行
時には、（′ｂ）に示すようにスタックからＰＣ，ＰＳ
Ｗに値を復帰し、エミュレーションを開始する。

発明が解決しようとする問題点一般に、インサーキットエミュレータでは、エミュレー
ション中はマイクロプロセッサの全メモリ空間をユーザ
に開放し、一方、モニタ中はユーザメモリ空間を全て保
存しなければならない。従って、デバッグＣＰＵは、エ
ミュレーション中はユーザメモリ、モニタ中はデバッグ
用メモリをアクセスするように切り換えている。

前述のような従来のデバッグ用ＣＰ　０２６では、スー
パーバイザ割り込みによってエミュレーションからモニ
タに移行するときに、ＰＣ，ＰＳＷ等の内容を、ＳＰが
指示するメモリエリアに退避しようとする。また、イン
サーキットエミュレータは、スーパーバイザ割り込み応
答信号によって、メモリをユーザメモリからデバッグ用
メモリに切り替える。但し、このときに、デバッグＣＰ
ＵのＳＰはエミュレーション中に任意の１直になってい
るのでデバッグメモリのどこがスタックエリアになるか
わからない。そこで、強制的に所定の指定領域に退避領
域を設定する必要がある。即ち、退避時には、デバッグ
ＣＰＵのアドレスバスからＳＰのアドレスがデバッグメ
モリに出力されるが、このアドレスをデバッグメモリに
は与えずに、退避領域を指示するアドレスをメモリに与
えなくてはならない。

同様に、スーパーバイザ割り込み処理からの復帰命令に
よって、モニタからエミュレーションに戻る際にも、ア
ドレスを切り替えてデバッグメモリの退避領域からＰＳ
Ｗ、Ｐ、Ｃなどを復帰し、エミュレーションを開始しな
ければならない。

第５図は、このデバッグＣＰ　Ｕ２６を使用したインサ
ーキットエミュレータに設けられた退避アドレス制御部
の構成を模式的に示す図である。

タイミング制御２９は、制御信号１４内のスーパーバイ
ザ割り込み応答信号を検知すると、セレクト信号３３に
よりアドレスセレクタ２８を切り替え、退避アドレス発
生器２７から発生する退避アドレス３１をデバッグメモ
リ用アドレス３０として使用するようになる。更に、イ
ネーブル信号２３によりデバッグメモリ２１をイネーブ
ルにし、ユーザメモリ２０をディスエーブルにする。退
避が開始されるとアドレス制御信号３２により、退避ア
ドレス３１をデジリメントして、ＰＣＳＰＳＷなどをデ
バッグメモリ２１の指定領域に書き込めるようにする。

退避が終了すると、デバッグメモリ用アドレス３０とし
て、アドレスバス１３を使うようにする。また、復帰命
令実行時には、デバッグメモリ用アドレス３０として退
避アドレス３１を使用し、デバッグメモリ２１の指定領
域からｐｓｗ、ｐｃ等を復帰させ、その後ユーザメモリ
の実行、即ちエミュレーションを開始する。

上述のようなデバッグ用マイクロプロセッサ２６を用い
ると、アドレスセレクタ２８、退避アドレス発生器２７
及びタイミング制御２９が不可欠であり、スーパーバイ
ザ割り込み制御が極めて複雑となる欠点がある。

更に、例えばアキュミュレータが０　（Ｈ）になるとエ
ミュレーションを停止するといった動作を、エミュレー
ション中のインサーキットエミュレータが実行する場合
、１命令実行毎にデバッグ用マイクロプロセッサ２６に
対するスーパーバイザ割り込みを発生させるため、前述
の（ａ）→（Ｃ）−（ｂ）として示すように、ＰＣＳＰ
ＳＷなどの退避、アキュミュレータのチエツク、ＰＳＷ
ＳＰＣなどの復帰を１命令実行毎に行なうことになり、
エミュレーションの実行速度が非常に遅くなるという欠
点もあった。

そこで、本発明は、スーパーバイザ割り込み制御を簡略
化し、エミュレーションの１ステップ連続実行を高速化
することを目的とする。

問題点を解決するための手段本発明により、外部スーパーバイザ割込み命令により、
デバッグ用割り込み処理の実行モードに入る機能を有す
るデバッグ用マイクロプロセッサにおいて、ユーザプロ
グラムを実行するモードで使用する第１のプログラムカ
ウンタと、デバッグ用割り込み処理の実行に使用する第
２のプログラムカウンタを有し、前記スーパーバイザ割
り込み命令によって、プログラムカウンタを前記第１プ
ログラムカウンタから前記第２プログラムカウンタに切
り替える制御回路と、復帰命令により、前記第２プログ
ラムカウンタから前記第１プログラムカウンタに切り替
える制御回路とを備え、デバッグ用割り込み処理中に前
記第１のプログラムカウンタをアクセスする機能を有す
ることを特徴とするデバッグ用マイクロプロセッサが提
供される。

作用本発明によるデバッグ用マイクロプロセッサは、デバッ
グ用割り込み受は付は及び復帰命令実行において、エミ
ュレーションからモニタあるいはモニタからエミュレー
ションに移行する際にエミユレーション用ＰＣとモニタ
用ＰＣを別個に具備することにより、エミュレーション
とモニタ間の移行に際しての特別なアクセスが発生せず
、移行の処理が極めて容易になる独創的内容を有する。

以下に図面を参照して本発明をより具体的に詳述するが
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。

実施例第１図は、本発明に従って構成されたデバッグ用マイク
ロプロセッサの構成を模式的に示すブロック図である。

尚、第４図に示した従来のデバッグ用マイクロプロセッ
サと同じ構成要素（２〜１４の参照番号が付与されてい
る）については、同じ参照番号を付している・モニタＰＣｌ５は、モニタ中にイネーブルとなるＰＣで
あり、ＰＣ制御回路１６から出力されるＰＣ切り替え信
号１７によって制御される。ＰＣ制御回路１６は、命令
デコードＣＰＵ制御８より出力されるスーパーバイザ用
割り込み応答信号１８と復帰命令実行信号１９とに従い
、エミュレーションＰＣ？あるいはモニタＰＣｌ５のど
ちらを使用するかを決定する。

デバッグ用マイクロプロセッサ１はエミュレーション中
に、エミュレーションＰＣ７をイネーブニにし、モニタ
ＰＣｌ５をディスエーブルにする。

例えば、命令コードをメモリから取り込む場合、エミュ
レーションＰＣ７から出力されるアドレスがアドレスバ
ス１３を介して外部に出力され、同時に出力される制御
信号１４に基づいて命令がデータバス１２より取り込ま
れる。取り込まれた命令は命令レジスタ６を経由して、
命令デコードＣＰＵ制御８で解読され、ＡＬＵ２で演算
を行なったり、レジスタ４の内容を書き換えたり、外部
メモリまたはＩｌｏの内容を読み込んだりあるいは外部
メモリまたはＩｌｏに書き込んだりする。

ここで、制御信号１４からスーパーバイザ用割り込み要
求があったとき、命令デコードＣＰＵ制御８は、そのと
き実行していた命令を実行し終えた後、スーパーバイザ
用割り込み応答信号１８をアクティブにする。このとき
、命令レジスタ６内に先取りしていた命令などがある場
合はクリアする。

ＰＣ制御回路１６は、スーパーバイザ用割り込み応答信
号１８がアクティブになると、ＰＣ切り替え信号１７の
出力レベルを切り替えて、モニタＰＣｌ５をイネーブル
にし、一方、エミュレーションＰＣ７をディスエーブル
にする。このとき、エミュレーションＰＣ７には、スー
パーバイザ用割り込みを受は付けたときに実行していた
命令の次の命令を指示するＰＣが保持される。

スーパーバイザ用割り込み応答信号１８は、制御信号１
４に含まれており、外部から検知することができるので
、第２図に示すように、このインサーキットエミュレー
タでは、応答信号を検知すると、デバッグ用マイクロプ
ロセッサ１がユーザメモリ２０をアクセスすることを禁
止し、デバッグメモリ２１のアクセスをイネーブルにす
る。また、モニタ中に復帰命令を実行し、復帰命令実行
信号１９がアクティブになると、ＰＣ制御回路１６はＰ
Ｃ切り替え信号１７の出力レベルを切り替えて、エミュ
レーションＰＣ７をイネーブルにし、モニタＰＣｌ５を
ディスエーブルにする。このとき、モニタＰＣｌ５には
復帰命令の次の命令を指すＰＣが保持される。

また、復帰命令実行信号も、制御信号１４に含まれてい
るので外部から検知することができるので、第２図に示
すように、イネーブル信号２３の出力レベルを変え、デ
バッグメモリ２１のアクセスを禁止し、一方、ユーザメ
モリ２０のアクセスをイネーブルにし、その時にエミュ
レーションＰＣ７に保持されているＰＣの値からエミュ
レーションが開始される。

尚、第２図におけるタイミング制御２２はＲＳフロップ
フロップであり、第７図に示したタイミング制御２２′
と比較すると極めて簡単な構成となっている。

また、本実施例に係る回路では、モニタ中にエミュレー
ションＰＣ７の内容を書き換える命令を使用することに
より、任意のアドレスから、エミュレーションを開始す
ることが可能である。

更に、エミュレーションからモニタ、あるいはモニタか
らエミュレーションへの移行に際しては、スタックへの
書き込み並びに読み出しが介在しない。

従って、インサーキットエミュレータにおいて、アキュ
ミュレータ（ＡＣＣ）が０　（Ｈ）になることを条件に
所定の処理を行なうような必要がある場合は、以下の（
ｄ）に示すようなプログラムをエミュレーションの１ス
テツプ毎にモニタ上で実行すればよい。

これは、（ａ）、ら）並びに（Ｃ）によって従来のデバ
ッグ用マイクロプロセッサ２６について示したものと比
較すると、ＰＣの書き込み、読み出し並びにベクタの読
み込みを省略することができるので、実行が高速化され
る。

第３図は、本発明の第２の実施例の構成を示すブロック
図である。尚、参照番号の２〜１９は、第１図と同様の
機能を有しており、第１図と同じ参照番号を付している
。

このデバッグ用マイクロプロセッサ１′はセグメント２
４を持ったマイクロプロセッサである。従ゲ乙アドレス
バス１３には、セグメント２４とエミュレーションＰＣ
７とを加算した値が出力されるので、モニタＰＣｌ５”
は加算した値が持つビット数を有する。

即ち、例えばエミュレーションＰＣ７が１６ビツトであ
っても、セグメント２４とエミュレーションＰＣ７とを
加算した結果のアドレスが２０ビツトになるならば、モ
ニタｐｃ１５’は、２０ビツトの幅を有するということ
である。このように構成することにより、エミュレーシ
ョン中にセグメント２４の内容を任意の値に変えても、
スーパーバイザ用割り込み要求に対する転送先は、モニ
タＰＣｌ５°に保持されているアドレスそのものになり
、エミュレーションとモニタ間の移行は第１図に示した
デバッグ用マイクロプロセッサ１と同様になる。

発明の詳細な説明したように、本発明に従うデバッグ用マイクロプ
ロセッサは、エミュレーションＰＣとモニタＰＣとを備
えて、スーパーバイザ割り込み時にはエミュレーション
ＰＣからモニタＰ　Ｃｉ：、復帰命令実行時にはモニタ
ＰＣからエミュレーションＰＣへＰＣを切り替えること
により、エミュレーションとモニタとの間の移行に際し
てスタックエリアに対するアクセスを行なわない。従っ
て、インサーキットエミュレータで従来必要としていた
退避領域ヘアドレスを切り替える回路を極めて簡略化で
きる。

更に、本発明に従うデバッグ用マイクロプロセッサは、
モード切り換え時にスタックエリアに対するアクセスを
行なわないので、切り替え時間が短縮化され、従って、
エミュレーションの１ステップ連続実行時間を著しく短
縮できる。

【図面の簡単な説明】

第１図は本発明のデバッグ用マイクロプロセッサのブロ
ック図、第２図は本発明のデバッグ用マイクロプロセッサを使用
したインサーキットエミュレータの退避アドレス制御部
、第３図は本発明のデバッグ用マイクロプロセッサの第２
の実施例のブロック図、第４図は従来のデバッグ用マイクロプロセッサのブロッ
ク図、第５図は従来のデバッグ用マイクロプロセッサを使用し
たインサーキットエミュレータの退避アドレス制御部で
ある。（主な参照番号）１．１°・・・デバッグ用マイクロプロセッサ、２・・
・・ＡＬＵ。３・・・・データバス制御、４・・・・レジスタ、５・・・・アドレス制御、６・・・・命令レジスタ、７・・・・エミュレーションＰＣ。８・・・・命令デコードＣＰＵ制御、９・・・・内部データバス、１０・・・・ＰＣパス、１１・・・・アドレスバス、１２・・・・データバス、１３・・・・アドレスバス、１４・・・・制御信号、１５、１５’・・モニタＰＣ。１６・・・・ＰＣ制御回路、１７・・・・ＰＣ切り替え信号、１８・・・・スーパーバイザ用割り込み応答信号、１９
・・・・復帰命令実行信号、２０・・・・ユーザメモリ、２１・・・・デバッグメモリ、２２・・・・タイミング制御、２３・・・・イネーブル信号、２４・・・・セグメント、２５・・・・加算器、２６・・・・デバッグ用マイクロプロセッサ、２７・・
・・退避アドレス発生器、２８・・・・アドレスセレクタ、２９・・・・タイミング制御、３０・・・・デバッグメモリ用アドレス、３１・・・・
退避アドレス、３２・・・・アドレス制御信号、３３・・・・セレクト信号

Claims

【特許請求の範囲】

外部スーパーバイザ割り込み命令により、デバッグ用割
り込み処理の実行モードに入る機能を有するデバッグ用
マイクロプロセッサにおいて、ユーザプログラムを実行
するモードで使用する第１のプログラムカウンタと、デ
バッグ用割り込み処理の実行に使用する第２のプログラ
ムカウンタを有し、前記スーパーバイザ割り込み命令に
よって、プログラムカウンタを前記第１プログラムカウ
ンタから前記第２プログラムカウンタに切り替える制御
回路と、復帰命令により、前記第２プログラムカウンタ
から前記第１プログラムカウンタに切り替える制御回路
とを備え、デバッグ用割り込み処理中に前記第１のプロ
グラムカウンタをアクセスする機能を有することを特徴
とするデバッグ用マイクロプロセッサ。