JPS61221831A - 割り込み処理方式 - Google Patents
割り込み処理方式Info
- Publication number
- JPS61221831A JPS61221831A JP5131785A JP5131785A JPS61221831A JP S61221831 A JPS61221831 A JP S61221831A JP 5131785 A JP5131785 A JP 5131785A JP 5131785 A JP5131785 A JP 5131785A JP S61221831 A JPS61221831 A JP S61221831A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interruption
- interrupt
- program counter
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はマイクロコンピュータ等の割り込み処理方式に
関するものである。
関するものである。
〈従来技術〉
従来のＣＰＵはプログラムカウンタとフラグレジスタを
１個ずつしか持たず、割り込み発生時には、それらの内
容を−Ｈメモリに退避してから、割り込み処理ルーチン
のアドレスをプログラムカウンタにロードし、処理ルー
チンを実行する。そして、割り込み処理終了時には、退
避していた内容をメモリから取り出し、プログラムカウ
ンタとフラグレジスタに再ロードして元のプログラムの
実行を継続するというものである。しかしながら、この
ような構成では、割り込み発生時と処理終了時に、プロ
グラムカウンタとフラグレジスタの退避と復元のための
データ転送時間が余分にかかることになる。
１個ずつしか持たず、割り込み発生時には、それらの内
容を−Ｈメモリに退避してから、割り込み処理ルーチン
のアドレスをプログラムカウンタにロードし、処理ルー
チンを実行する。そして、割り込み処理終了時には、退
避していた内容をメモリから取り出し、プログラムカウ
ンタとフラグレジスタに再ロードして元のプログラムの
実行を継続するというものである。しかしながら、この
ような構成では、割り込み発生時と処理終了時に、プロ
グラムカウンタとフラグレジスタの退避と復元のための
データ転送時間が余分にかかることになる。
〈発明の目的〉
本発明は割り込み発生時と処理終了時における所要時間
を短縮することを目的としている。
を短縮することを目的としている。
〈発明の構成〉
本発明の割り込み処理方式は、ＣＰＵ内にプログラムカ
ウンタとフラグレジスタを２個ずつ持ち、通常のプログ
ラム実行時には一方のプログラムカウンタとフラグレジ
スタが作動し、割り込み発生時にはもう一方のプログラ
ムカウンタとフラグレジスタが切り換わって作動するこ
とにより割り込み処理ルーチンを実行し、割り込み処理
終了後に再び元のプログラムカウンタとフラグレジスタ
に切り換わることを特徴とするものである。
ウンタとフラグレジスタを２個ずつ持ち、通常のプログ
ラム実行時には一方のプログラムカウンタとフラグレジ
スタが作動し、割り込み発生時にはもう一方のプログラ
ムカウンタとフラグレジスタが切り換わって作動するこ
とにより割り込み処理ルーチンを実行し、割り込み処理
終了後に再び元のプログラムカウンタとフラグレジスタ
に切り換わることを特徴とするものである。
割り込み発生時には次の３種類の割り込み方式％式％
ｌ）割り込み発生源からの情報を受けず、そのままプロ
グラムカウンタの示す処理ルーチンを実行する方式。
グラムカウンタの示す処理ルーチンを実行する方式。
２）割り込み発生源から処理ルーチンのアドレスを受は
取り、それをプログラムカウンタにロードして処理ルー
チンを実行する方式。
取り、それをプログラムカウンタにロードして処理ルー
チンを実行する方式。
３）割り込み発生源から処理ルーチンのアドレスが格納
されているメモリのアドレスを受は取り、そのメモリ位
置から処理ルーチンのアドレスを取り出してプログラム
カウンタにロードして処理ルーチンを実行する方式（一
般にペクタ方式と呼ばれるもの）。
されているメモリのアドレスを受は取り、そのメモリ位
置から処理ルーチンのアドレスを取り出してプログラム
カウンタにロードして処理ルーチンを実行する方式（一
般にペクタ方式と呼ばれるもの）。
〈実施例〉
以下、実施例を説明する。
第１図は本発明に係るＣＰＵの内部ブロック図である。
図に示すようにＣＰＵ内にプログラムカウンタとフラグ
レジスタを２個ずつ設け、それぞれＰＣ。
レジスタを２個ずつ設け、それぞれＰＣ。
とｐｃ２、Ｆ ＬＡＧ ＋とＦＬＡＧ２と呼ぶ。ＰＣｌ
とＦＬＡＧ＋は通常のプログラム実行用に使い、ＰＣ２
とＦＬＡＧ２は割り込み処理ルーチンの実行用に使う。
とＦＬＡＧ＋は通常のプログラム実行用に使い、ＰＣ２
とＦＬＡＧ２は割り込み処理ルーチンの実行用に使う。
ＰＣ，とＦＬＡＧ、およびＰＣ２とＦＬＡＧ２は切り換
え回路ＫＣによって何れか一方のみが有効となるように
制御される。図に示す信号ＥＮがＨｉｇｈレベルであれ
ばｐｃ、とＦＬＡＧＩが有効になり、ＥＮがＬｏｗレベ
ルであればＰＣ２とＦＬＡＧ２が有効になる。有効なプ
ログラムカウンタとフラグレジスタは、プログラムアド
レスの出力やインクリメントあるいはフラグの変化など
を行うことができるが、有効でないプログラムカウンタ
とフラグレジスタは現在の内容を保持したまま動作を行
わず、動作しているプログラムカウンタやフラグレジス
タには何ら影響を与えないようになっている。
え回路ＫＣによって何れか一方のみが有効となるように
制御される。図に示す信号ＥＮがＨｉｇｈレベルであれ
ばｐｃ、とＦＬＡＧＩが有効になり、ＥＮがＬｏｗレベ
ルであればＰＣ２とＦＬＡＧ２が有効になる。有効なプ
ログラムカウンタとフラグレジスタは、プログラムアド
レスの出力やインクリメントあるいはフラグの変化など
を行うことができるが、有効でないプログラムカウンタ
とフラグレジスタは現在の内容を保持したまま動作を行
わず、動作しているプログラムカウンタやフラグレジス
タには何ら影響を与えないようになっている。
なお、図に於いて、ＡＲはアドレスレジスタ、ＯＡＢは
外部アドレスバス、ＯＤＢは外部データバス、ＤＲはデ
ータレジスタ、ＩＤＢは内部データバス、ＨＲは汎用レ
ジスタ、ＣＲは制御レジスタ、ＩＰＣは命令実行制御部
、ＡＣはＡＬＵ制御部、ＡＬＵは演算・論理回路、ＩＣ
は割り込み制御部である。
外部アドレスバス、ＯＤＢは外部データバス、ＤＲはデ
ータレジスタ、ＩＤＢは内部データバス、ＨＲは汎用レ
ジスタ、ＣＲは制御レジスタ、ＩＰＣは命令実行制御部
、ＡＣはＡＬＵ制御部、ＡＬＵは演算・論理回路、ＩＣ
は割り込み制御部である。
割り込み発生時
通常のプログラム実行時には信号ＥＮがＨｉｇｈでＰＣ
，とＦＬＡＧ＋が動作している。ここで割り込みが発生
し、ＩＮＴ がアクティブになると、割り込み制御部Ｉ
Ｃは割り込みイネーブルであればＩＮＴＡＣＫを出力す
るが、この信号によって切り換え回路ＫＣはＥＮ信号を
反転する。これによりＰＣＩとＦＬＡＧＩは無効になり
、ＰＣｉとＦＬＡＧ２が有効になって、ＰＣ２の示す割
り込み処理ルーチンの実行が開始される。
，とＦＬＡＧ＋が動作している。ここで割り込みが発生
し、ＩＮＴ がアクティブになると、割り込み制御部Ｉ
Ｃは割り込みイネーブルであればＩＮＴＡＣＫを出力す
るが、この信号によって切り換え回路ＫＣはＥＮ信号を
反転する。これによりＰＣＩとＦＬＡＧＩは無効になり
、ＰＣｉとＦＬＡＧ２が有効になって、ＰＣ２の示す割
り込み処理ルーチンの実行が開始される。
割り込み発生時には、次の３種類の割り込み方式の何れ
かをとることができる。
かをとることができる。
ｌ）割り込み発生時に、現在のＰＣ２の示す処理ルーチ
ンを直ちに実行する。
ンを直ちに実行する。
２）割り込み発生時に、外部割シ込み発生源から出力さ
れる情報を取り込み、割シ込み処理ルーチンのアドレス
としてＰＣ２にロードして、処理ルーチンの実行を開始
する。
れる情報を取り込み、割シ込み処理ルーチンのアドレス
としてＰＣ２にロードして、処理ルーチンの実行を開始
する。
３）割り込み発生時に、外部割り込み発生源から出力さ
れる情報を取り込み、これが示すメモリ位置からデータ
を読み出してＰＣ２にロードする。
れる情報を取り込み、これが示すメモリ位置からデータ
を読み出してＰＣ２にロードする。
この後、処理ルーチンの実行を開始する（所謂、ベクタ
方式）。
方式）。
第２図に上記１） 、２） 、３）の場合の割り込み発
生時に於けるＣＰＵ内の処理の流れを示す。
生時に於けるＣＰＵ内の処理の流れを示す。
ｍ冒すＥ口し
割り込み処理が終了すると処理ルーチンの最後で割り込
みからの復帰命令を実行するが、この命令の実行により
命令実行制御部ＩＰＣは切り換え回路ＫＣに対して信号
ＩＲＥＴを出す。切り換え回路は、この信号を受けると
再びＥＮを反転させ、ＰＣ２とＦＬＡＧ２を無効にし、
ＰｃｔとＦＬＡＧ、を有効にする。これによって蓮常の
プログラムは割り込み発生時の状態で実行が再開される
。
みからの復帰命令を実行するが、この命令の実行により
命令実行制御部ＩＰＣは切り換え回路ＫＣに対して信号
ＩＲＥＴを出す。切り換え回路は、この信号を受けると
再びＥＮを反転させ、ＰＣ２とＦＬＡＧ２を無効にし、
ＰｃｔとＦＬＡＧ、を有効にする。これによって蓮常の
プログラムは割り込み発生時の状態で実行が再開される
。
第３図に割り込み終了時のＣＰＵ内の処理の流れを示す
。
。
〈発明の効果〉
以上詳細に説明したように本発明によれば、従来の割り
込み方式のように、プログラムカウンタやフラグレジス
タの内容を退避したシ、また復元したりするための、メ
モリとのデータ転送を行う必要がないので、割り込み発
生から処理ルーチンの実行開始までの時間および割り込
み処理終了か摘 ら元のプログラムの実行再開までの時間を短島すること
ができるものである。
込み方式のように、プログラムカウンタやフラグレジス
タの内容を退避したシ、また復元したりするための、メ
モリとのデータ転送を行う必要がないので、割り込み発
生から処理ルーチンの実行開始までの時間および割り込
み処理終了か摘 ら元のプログラムの実行再開までの時間を短島すること
ができるものである。
第１図は本発明に係るＣＰＵの内部ブロック図、第２図
は割り込み発生時のフローチャート、第８図は割り込み
終了時のフローチャートである。 符号の説明 ｐｃ、 ：第１プログラムカウンタ、ＦＬＡＧＩ：第１
フラグレジスタ、ＰＣ２：第２プログラムカウンタ、Ｆ
ＬＡＧ２ ：第２フラグレジスタ、ＫＣ：切り換え回路
、ＩＣ＝割り込み制御部、ＩＰＣ：命令実行制御部。 代゛理人 弁理士 福 士 愛 彦（他２名）第１図 第２図
は割り込み発生時のフローチャート、第８図は割り込み
終了時のフローチャートである。 符号の説明 ｐｃ、 ：第１プログラムカウンタ、ＦＬＡＧＩ：第１
フラグレジスタ、ＰＣ２：第２プログラムカウンタ、Ｆ
ＬＡＧ２ ：第２フラグレジスタ、ＫＣ：切り換え回路
、ＩＣ＝割り込み制御部、ＩＰＣ：命令実行制御部。 代゛理人 弁理士 福 士 愛 彦（他２名）第１図 第２図
Claims (1)
- １、ＣＰＵ内にプログラムカウンタとフラグレジスタを
２個ずつ持ち、通常のプログラム実行時には一方のプロ
グラムカウンタとフラグレジスタが作動し、割り込み発
生時にはもう一方のプログラムカウンタとフラグレジス
タが切り換わって作動することにより割り込み処理ルー
チンを実行し、割り込み処理終了後に再び元のプログラ
ムカウンタとフラグレジスタに切り換わることを特徴と
する割り込み処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5131785A JPS61221831A (ja) | 1985-03-13 | 1985-03-13 | 割り込み処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5131785A JPS61221831A (ja) | 1985-03-13 | 1985-03-13 | 割り込み処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61221831A true JPS61221831A (ja) | 1986-10-02 |
Family
ID=12883536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5131785A Pending JPS61221831A (ja) | 1985-03-13 | 1985-03-13 | 割り込み処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61221831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193837A (ja) * | 1987-10-05 | 1989-04-12 | Nec Corp | デバッグ用マイクロプロセッサ |
-
1985
- 1985-03-13 JP JP5131785A patent/JPS61221831A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193837A (ja) * | 1987-10-05 | 1989-04-12 | Nec Corp | デバッグ用マイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4930068A (en) | Data processor having different interrupt processing modes | |
| CA1216949A (en) | Data processing system including a main processor and a co-processor and co-processor error handling logic | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JPS61221831A (ja) | 割り込み処理方式 | |
| EP0803130B1 (en) | Processor that indicates system bus ownership in an upgradable multiprocessor computer system | |
| JPH04169937A (ja) | マイクロ・プロセッサ | |
| JPH02272640A (ja) | タスク切り替え方式 | |
| JPH0229455Y2 (ja) | ||
| JPH0314136A (ja) | マイクロプロセッサシステムの相互診断方式 | |
| JPH02264340A (ja) | マイクロプロセッサ | |
| JPH01201730A (ja) | 情報処理装置 | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPH04288634A (ja) | ワンチップマイクロコンピュータ | |
| JPH0193838A (ja) | デバッグ用マイクロプロセッサ | |
| JPS6265134A (ja) | 割込み処理方式 | |
| JPH056279A (ja) | プロセツサ制御装置 | |
| JPH09101898A (ja) | 情報処理装置 | |
| JPS62269237A (ja) | デ−タプロセツサ | |
| JPS63124143A (ja) | 情報処理装置 | |
| JPS63298638A (ja) | デ−タ処理装置 | |
| JPS63167940A (ja) | マルチプログラミング指向ｃｐｕ | |
| JPH0325674A (ja) | 情報処理装置 | |
| JP2004102595A (ja) | 演算装置 | |
| JPS6349942A (ja) | 演算処理装置 |