JPH09101898A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH09101898A JPH09101898A JP26041095A JP26041095A JPH09101898A JP H09101898 A JPH09101898 A JP H09101898A JP 26041095 A JP26041095 A JP 26041095A JP 26041095 A JP26041095 A JP 26041095A JP H09101898 A JPH09101898 A JP H09101898A
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- memory
- data
- nmi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 マスク禁止割り込み要求に対するプログラム
カウンタ等の退避を簡単に実行し得るようにする。 【解決手段】 マイクロコンピュータは、ＣＰＵ１と、
プログラムやデータが各納されたメモリ２と、ＮＭＩ時
に破壊される情報を格納する数本のレジスタ群からなる
退避レジスタ３とからなる。各ユニット１，２，３は、
データバス４と、アドレスバス５と、制御信号線６で接
続されている。制御信号線６は、メモリ２と退避レジス
タ３とを切り換えるための制御信号を出力するためのも
ので、制御信号線６がハイレベルのときはアドレスバス
５によるデータ格納先の指定は退避レジスタ３となり、
ロウレベルのときは逆にメモリ２となる。専用の退避レ
ジスタ３を設けることで、ＮＭＩ時のプロセッサ状態や
プログラムカウンタの退避先を絶対アドレスで指定して
直ちに退避させることができる。
カウンタ等の退避を簡単に実行し得るようにする。 【解決手段】 マイクロコンピュータは、ＣＰＵ１と、
プログラムやデータが各納されたメモリ２と、ＮＭＩ時
に破壊される情報を格納する数本のレジスタ群からなる
退避レジスタ３とからなる。各ユニット１，２，３は、
データバス４と、アドレスバス５と、制御信号線６で接
続されている。制御信号線６は、メモリ２と退避レジス
タ３とを切り換えるための制御信号を出力するためのも
ので、制御信号線６がハイレベルのときはアドレスバス
５によるデータ格納先の指定は退避レジスタ３となり、
ロウレベルのときは逆にメモリ２となる。専用の退避レ
ジスタ３を設けることで、ＮＭＩ時のプロセッサ状態や
プログラムカウンタの退避先を絶対アドレスで指定して
直ちに退避させることができる。
Description
【０００１】
【発明の属する技術分野】本発明はマスク禁止割り込み
処理のための技術に関する。
処理のための技術に関する。
【０００２】
【従来の技術】従来、ＣＰＵのリセット直後に、マスク
禁止割り込み（ＮＭＩ割り込み）を受け付けると、プロ
グラムカウンタの値とプロセッサ状態等の情報の破壊を
防ぐため、通常、リセット後の割り込みの禁止あるいは
リセットシーケンサによって退避ポインタの初期化を行
った上で、これらプログラムカウンタ等の退避を行うよ
うになっている。
禁止割り込み（ＮＭＩ割り込み）を受け付けると、プロ
グラムカウンタの値とプロセッサ状態等の情報の破壊を
防ぐため、通常、リセット後の割り込みの禁止あるいは
リセットシーケンサによって退避ポインタの初期化を行
った上で、これらプログラムカウンタ等の退避を行うよ
うになっている。
【０００３】
【発明が解決しようとする課題】このため、従来は、Ｎ
ＭＩ割り込みを受け付けたとき、メモリ内の退避先アド
レスをセットする処理が必須となり、シーケンサの制御
回路が複雑になるという問題もある。
ＭＩ割り込みを受け付けたとき、メモリ内の退避先アド
レスをセットする処理が必須となり、シーケンサの制御
回路が複雑になるという問題もある。
【０００４】そこで、本発明は、マスク禁止割り込み要
求に対するプログラムカウンタ等の退避を簡単に実行し
得るようにすることを目的とする。
求に対するプログラムカウンタ等の退避を簡単に実行し
得るようにすることを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するた
め、本発明では、マスク禁止割り込み要求に対する専用
の退避レジスタを設け、マスク禁止割り込みが要求され
たとき、退避レジスタとメモリとを切り換えるように構
成する。この切り換えは、例えば、アドレス信号と専用
制御信号とにより退避レジスタ内の絶対アドレスを指定
することができる。
め、本発明では、マスク禁止割り込み要求に対する専用
の退避レジスタを設け、マスク禁止割り込みが要求され
たとき、退避レジスタとメモリとを切り換えるように構
成する。この切り換えは、例えば、アドレス信号と専用
制御信号とにより退避レジスタ内の絶対アドレスを指定
することができる。
【０００６】本発明によれば、専用の退避レジスタを設
けておくことで、絶対アドレスで直ちに退避先を特定す
ることができ、従来必須となっていた退避ポインタの初
期化を行う必要がなくなる。この結果、シーケンサの制
御回路が複雑化しない。なお、コ・プロセッサを備える
場合には、このコ・プロセッサ内の特定アドレスのレジ
スタを退避レジスタとして設定しておくと、部品の追加
もなく簡単に本発明を実現することができる。
けておくことで、絶対アドレスで直ちに退避先を特定す
ることができ、従来必須となっていた退避ポインタの初
期化を行う必要がなくなる。この結果、シーケンサの制
御回路が複雑化しない。なお、コ・プロセッサを備える
場合には、このコ・プロセッサ内の特定アドレスのレジ
スタを退避レジスタとして設定しておくと、部品の追加
もなく簡単に本発明を実現することができる。
【０００７】
【発明の実施の形態】次に、本発明の実施の形態を説明
する。実施の形態として説明するマイクロコンピュータ
は、図１に示すように構成される。このマイクロコンピ
ュータは、ＣＰＵ１と、プログラムやデータが各納され
たメモリ２と、ＮＭＩ時に破壊される情報を格納する数
本のレジスタ群からなる退避レジスタ３とからなる。各
ユニット１，２，３は、データバス４と、アドレスバス
５と、制御信号線６で接続されている。制御信号線６
は、メモリ２と退避レジスタ３とを切り換えるための制
御信号を出力するためのものである。本実施の形態にお
いては、制御信号線６がハイレベルのときはアドレスバ
ス５によるデータ格納先の指定は退避レジスタ３とな
り、ロウレベルのときは逆にメモリ２となる。また、Ｃ
ＰＵ１は、外部機器からのＮＭＩ信号を受け付けるため
のＮＭＩ信号線７を備えている。
する。実施の形態として説明するマイクロコンピュータ
は、図１に示すように構成される。このマイクロコンピ
ュータは、ＣＰＵ１と、プログラムやデータが各納され
たメモリ２と、ＮＭＩ時に破壊される情報を格納する数
本のレジスタ群からなる退避レジスタ３とからなる。各
ユニット１，２，３は、データバス４と、アドレスバス
５と、制御信号線６で接続されている。制御信号線６
は、メモリ２と退避レジスタ３とを切り換えるための制
御信号を出力するためのものである。本実施の形態にお
いては、制御信号線６がハイレベルのときはアドレスバ
ス５によるデータ格納先の指定は退避レジスタ３とな
り、ロウレベルのときは逆にメモリ２となる。また、Ｃ
ＰＵ１は、外部機器からのＮＭＩ信号を受け付けるため
のＮＭＩ信号線７を備えている。
【０００８】このＣＰＵ１は、図２に示すように、メモ
リ２から命令を読み込んで解読するデコーダ１−１と、
その解読された内容に従つて論理、算術、シフト演算等
を行う演算部１−２と、演算結果を格納するレジスタフ
ァイル１−３と、現在のプログラムのアドレスをカウン
トするプログラムカウンタ１−４と、プロセッサの状態
を表わす情報を格納するプロセッサ状態レジスタ１−５
とを備える一般的な形態をとる。
リ２から命令を読み込んで解読するデコーダ１−１と、
その解読された内容に従つて論理、算術、シフト演算等
を行う演算部１−２と、演算結果を格納するレジスタフ
ァイル１−３と、現在のプログラムのアドレスをカウン
トするプログラムカウンタ１−４と、プロセッサの状態
を表わす情報を格納するプロセッサ状態レジスタ１−５
とを備える一般的な形態をとる。
【０００９】このような構成において、ＮＭＩ信号線７
がハイレベルになると、デコーダ１−１がＮＭＩ信号を
認識し、実行中のプログラムを一時中断させる。次に、
中断プログラムを後から続行できるようにするために、
デコーダ１−１は、退避先アドレスの値を予め設定され
ている第１の絶対番地（例えば０番地）にセットすると
共に制御信号をオン（ハイレベル）にし、プロセッサ状
態レジスタ１−５の内容をデータバス４に乗せて出力す
る。制御信号がオンとなっているので、上述のアドレス
バス５及びデータバス４からの信号は、いずれも退避レ
ジスタ３に入力され、退避レジスタ３内の０番地にプロ
セッサ状態レジスタ１−５の内容が格納される。
がハイレベルになると、デコーダ１−１がＮＭＩ信号を
認識し、実行中のプログラムを一時中断させる。次に、
中断プログラムを後から続行できるようにするために、
デコーダ１−１は、退避先アドレスの値を予め設定され
ている第１の絶対番地（例えば０番地）にセットすると
共に制御信号をオン（ハイレベル）にし、プロセッサ状
態レジスタ１−５の内容をデータバス４に乗せて出力す
る。制御信号がオンとなっているので、上述のアドレス
バス５及びデータバス４からの信号は、いずれも退避レ
ジスタ３に入力され、退避レジスタ３内の０番地にプロ
セッサ状態レジスタ１−５の内容が格納される。
【００１０】次に、これと同様に、アドレスの値をこれ
もまた予め設定されている第２の絶対番地（例えば、１
番地）にセットし、制御信号をオンにする。そして、ア
ドレスバス５及びデータバス４に乗せて、第２絶対番地
とプログラムカウンタ１−４の内容を出力する。このと
きも、制御信号がオンとなっているので、アドレスバス
５及びデータバス４からの信号は、いずれも退避レジス
タ３に入力され、退避レジスタ３内の１番地にプログラ
ムカウンタ１−４の内容が格納されることになる。
もまた予め設定されている第２の絶対番地（例えば、１
番地）にセットし、制御信号をオンにする。そして、ア
ドレスバス５及びデータバス４に乗せて、第２絶対番地
とプログラムカウンタ１−４の内容を出力する。このと
きも、制御信号がオンとなっているので、アドレスバス
５及びデータバス４からの信号は、いずれも退避レジス
タ３に入力され、退避レジスタ３内の１番地にプログラ
ムカウンタ１−４の内容が格納されることになる。
【００１１】この後、デコーダ１−１が、ＮＭＩプログ
ラムの予め設定された先頭アドレスをプログラムカウン
タ１−４にセットし、ＮＭＩのプログラムを実行する。
このようにＮＭＩ時におけるプロセッサ状態及びプログ
ラムカウンタの内容が、専用の退避レジスタ３について
予め決められている絶対アドレスにより指定できるの
で、通常のマイクロコンピュータで必須となっていたリ
セットシーケンサによりＮＭＩ時の格納アドレスの初期
化処理が必要がなくなり、制御が簡単になる。
ラムの予め設定された先頭アドレスをプログラムカウン
タ１−４にセットし、ＮＭＩのプログラムを実行する。
このようにＮＭＩ時におけるプロセッサ状態及びプログ
ラムカウンタの内容が、専用の退避レジスタ３について
予め決められている絶対アドレスにより指定できるの
で、通常のマイクロコンピュータで必須となっていたリ
セットシーケンサによりＮＭＩ時の格納アドレスの初期
化処理が必要がなくなり、制御が簡単になる。
【００１２】なお、マイクロコンピュータが、コ・プロ
セッサを備える場合には、このコ・プロセッサ内のレジ
スタをＮＭＩ時の専用の退避レジスタとして設定してお
くと、新たな部品の追加が必要なく、簡便に本発明を実
施することができる。
セッサを備える場合には、このコ・プロセッサ内のレジ
スタをＮＭＩ時の専用の退避レジスタとして設定してお
くと、新たな部品の追加が必要なく、簡便に本発明を実
施することができる。
【図面の簡単な説明】
【図１】 発明の実施の形態におけるマイクロコンピュ
ータの全体構成を示すブロック図である。
ータの全体構成を示すブロック図である。
【図２】 発明の実施の形態におけるマイクロプロセッ
サの構成を示すブロック図である。
サの構成を示すブロック図である。
１・・・ＣＰＵ、１−１・・・デコーダ、１−２・・・
演算部、１−３・・・レジスタファイル、１−４・・・
プログラムカウンタ、１−５・・・プロセッサ状態レジ
スタ、２・・・メモリ、３・・・退避レジスタ、４・・
・データバス、５・・・アドレスバス、６・・・制御信
号線、７・・・ＮＭＩ信号線。
演算部、１−３・・・レジスタファイル、１−４・・・
プログラムカウンタ、１−５・・・プロセッサ状態レジ
スタ、２・・・メモリ、３・・・退避レジスタ、４・・
・データバス、５・・・アドレスバス、６・・・制御信
号線、７・・・ＮＭＩ信号線。
Claims (3)
- 【請求項１】 マイクロプロセッサとメモリとをデータ
バス及びアドレスバスで接続した情報処理装置におい
て、さらに、マスク禁止割り込み要求に対する専用の退
避レジスタを設け、マスク禁止割り込みが要求されたと
き、退避レジスタとメモリとを切り換えるように構成す
ることを特徴とする情報処理装置。 - 【請求項２】 請求項１記載の情報処理装置において、
アドレス信号と専用制御信号とにより前記退避レジスタ
内の絶対アドレスを指定することで前記切り換えを実行
するよう構成することを特徴とする情報処理装置。 - 【請求項３】 請求項１又は請求項２記載の情報処理装
置において、さらに、コ・プロセッサを備え、該コ・プ
ロセッサ内の特定アドレスのレジスタを前記退避レジス
タとして設定しておくことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041095A JPH09101898A (ja) | 1995-10-06 | 1995-10-06 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041095A JPH09101898A (ja) | 1995-10-06 | 1995-10-06 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09101898A true JPH09101898A (ja) | 1997-04-15 |
Family
ID=17347547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26041095A Pending JPH09101898A (ja) | 1995-10-06 | 1995-10-06 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09101898A (ja) |
-
1995
- 1995-10-06 JP JP26041095A patent/JPH09101898A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| JP2655615B2 (ja) | 情報処理装置 | |
| KR960035262A (ko) | 데이터 처리 시스템에서 인터럽트 대기의 선택적인 제어를 위한 방법과 장치 | |
| KR950009271B1 (ko) | 정보처리시스템 | |
| JPH09101898A (ja) | 情報処理装置 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPH04169937A (ja) | マイクロ・プロセッサ | |
| JPH03149621A (ja) | マイクロプロセッサ | |
| JPH0683618A (ja) | フラグ制御回路 | |
| JPS63280333A (ja) | マイクロプログラム制御装置 | |
| JPH0744407A (ja) | マイクロコンピュータのバックアップ装置 | |
| JPH04195629A (ja) | 演算フラグ生成装置 | |
| JPS6051737B2 (ja) | オプシヨン命令イリ−ガル処理方式 | |
| JPH036758A (ja) | マイクロプロセッサ | |
| JP3129873B2 (ja) | マイクロコンピュータ | |
| JP2869205B2 (ja) | データ処理装置のリピート回路 | |
| JPS63156234A (ja) | マイクロプロセツサの動作方式 | |
| JPH06250857A (ja) | マイクロコンピュータ | |
| JPH0632052B2 (ja) | マイクロコンピユ−タ | |
| JPH01201730A (ja) | 情報処理装置 | |
| JPH0764822A (ja) | マイクロコンピュータ | |
| JPS61221844A (ja) | マイクロ・コンピユ−タ | |
| JPS603651B2 (ja) | マイクロプログラムのイニシヤライズ方式 | |
| JPH07129435A (ja) | 暴走監視機能を有するプロセッサ | |
| JPH0578856B2 (ja) |