JPH0744407A - マイクロコンピュータのバックアップ装置 - Google Patents

Abstract

(57)【要約】 【目的】 ソフトウエアにより安定的に制御できる電源
電圧の範囲を拡大すると共に、設計変更の自由度を拡大
する。 【構成】 ＣＰＵ１１はＡタスクとＬタスクとを時分割
でパイプライン処理する。Ａタスクは制御対象に対して
通常の制御を行うプログラムであり、Ｌタスクは、プロ
グラム暴走に至る危険性のある分岐命令が禁止され且つ
固定ループ化されたプログラムである。例えば、電源電
圧（定格５Ｖ）が４．５Ｖ以上のときには、Ａ／Ｄ変換
器３１を通して各種センサ信号を読み込んで、Ａタスク
により通常の制御を行う。４．５Ｖ〜３Ｖの範囲では、
Ａ／Ｄ変換器３１をリセットさせると共に、出力切替回
路１４により出力をＡタスクからＬタスクに切り替え、
このＬタスクによって制御を簡易的に代行させる。更
に、３Ｖ以下では、Ｌタスクの動作も不安定になるの
で、マイクロコンピュータ全体の動作を停止・リセット
させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
の電源電圧が安定動作範囲から外れたときのバックアッ
プ処理をソフト的に行うようにしたマイクロコンピュー
タのバックアップ装置に関するものである。

【０００２】

【従来の技術】一般に、マイクロコンピュータの電源電
圧が低下して安定動作範囲から外れると、マイクロコン
ピュータの動作が不安定になって、プログラムが暴走・
デッドロックするおそれがある。このため、従来より、
信頼性が要求される制御装置に組み込まれるマイクロコ
ンピュータには、ウォッチドッグタイマ等の暴走監視回
路やバックアップ回路が外部ハードウエア回路として組
み込まれていた。

【０００３】

【発明が解決しようとする課題】ところで、マイクロコ
ンピュータが実行するプログラムは、きめ細かな制御を
行うために、通常、分岐命令（ジャンプ命令）等を多く
含んだ比較的複雑なプログラムが用いられており、それ
故に、電源電圧の低下により暴走・デッドロックを招き
やすいという事情がある。このため、例えば、電源電圧
の定格値を５Ｖとするマイクロコンピュータの場合、電
源電圧がわずか０．５Ｖ低下しただけでも、マイクロコ
ンピュータの処理を中止して、バックアップ回路に切り
替え、このバックアップ回路により制御を簡易的に代行
させればプログラムの暴走・デッドロックによる不具合
から回避できるが、バックアップ回路（ハードウエア）
による制御では、設計変更（制御内容の変更）の自由度
が少なく、汎用性が低いという欠点がある。

【０００４】本発明はこのような事情を考慮してなされ
たもので、その目的は、ソフトウエアにより安定的に制
御できる電源電圧の範囲を拡大でき、電源電圧変動時の
バックアップ機能を強化しながら、設計変更（制御内容
の変更）の自由度を拡大できるマイクロコンピュータの
バックアップ装置を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明のマイクロコンピュータのバックアップ装置
は、制御対象を制御する第１のプログラムを実行するマ
イクロコンピュータの動作をバックアップするものにお
いて、前記マイクロコンピュータの電源電圧を監視する
電源電圧監視手段を設けると共に、前記第１のプログラ
ムをバックアップする第２のプログラムを、分岐命令の
無い固定ループ化されたプログラムで構成し、前記電源
電圧が安定動作範囲から外れたときに、前記制御対象の
制御を前記第１のプログラムから前記第２のプログラム
に切り替えて簡易的に代行させるように構成したもので
ある。

【０００６】

【作用】マイクロコンピュータの動作中は、電源電圧監
視手段により電源電圧を監視し、電源電圧が安定動作範
囲内にあるときは、第１のプログラムを実行させて制御
対象を制御する。この後、電源電圧が安定動作範囲から
外れれば、その時点で、制御対象の制御を第１のプログ
ラムから第２のプログラムに切り替えて簡易的に代行さ
せる。この第２のプログラムは、プログラム暴走・デッ
ドロックに至る危険性のある分岐命令の無い固定ループ
化されたプログラムで構成されているので、この第２の
プログラムは第１のプログラムに比べて電源電圧が多少
低く（高く）ても暴走・デッドロックに至る可能性は非
常に小さく、決められたプログラムを繰り返し実行し
て、バックアップの役割を確実に果たす。

【０００７】この場合、バックアップ制御をソフトウエ
アにより行うことができるので、設計変更（制御内容の
変更）の自由度を拡大できる。しかも、バックアップの
役割を果たす第２のプログラムは、固定ループ化された
プログラムを正確に繰り返し実行することから、第１の
プログラムの暴走監視やタイマとしても機能させること
ができ、多機能化が容易である。

【０００８】

【実施例】以下、本発明を車両のエンジン制御に適用し
た第１実施例について図１乃至図６を参照して説明す
る。本実施例のマイクロコンピュータは、例えばワンチ
ップマイクロコンピュータにより構成され、第１の回路
ブロック９と第２の回路ブロック１０とを備えている。
第１の回路ブロック９は、ＣＰＵ１１と、ＲＯＭにより
構成されたプログラムメモリ１２と、ＲＡＭにより構成
されたデータメモリ１３と、後述するＣＰＵ切替信号
（クロック信号）を発生するタイミングジェネレータ
（図示せず）と、出力切替手段たる出力切替回路１４
と、各種センサ信号を入力する入力回路１５ａと、演算
結果に基づき制御対象（例えばエンジン制御装置）に指
令を与える出力回路１５ｂと、入出力タイマ１６ａ，１
６ｂとをバスライン１７によって接続して構成されてい
る。

【０００９】上記ＣＰＵ１１は、例えば、２種類のプロ
グラム（Ｌタスク，Ａタスク）を時分割で並行にパイプ
ライン処理するために、図２に示すように、２つのアド
レスレジスタ１９，２０と２つの演算レジスタ２１，２
２を備え、これらアドレスレジスタ１９，２０と演算レ
ジスタ２１，２２をタイミングジェネレータにより発生
したＣＰＵ切替信号により交互に切り替えることで、見
掛上、２つのＣＰＵを交互に切り替えて動作させるよう
に機能する。この場合、一方のアドレスレジスタ１９と
演算レジスタ２１がＣＰＵ０用（Ｌタスク用）のレジス
タとなり、他方のアドレスレジスタ２０と演算レジスタ
２２がＣＰＵ１用（Ａタスク用）のレジスタとなる。こ
れらアドレスレジスタ１９，２０の切替えに応じてプロ
グラムカウンタ２３の値（次にフェッチする命令のアド
レス）が更新され、このプログラムカウンタ２３からＣ
ＰＵ０用（Ｌタスク用）とＣＰＵ１用（Ａタスク用）の
アドレス信号が交互にプログラムメモリ１２に出力され
る。

【００１０】上記ＣＰＵ１１による演算結果を出力する
出力回路１５ｂ（図１参照）は、Ｌタスク側の出力ポー
トとＡタスク側の出力ポートとが少なくとも１つ以上共
通化され、共通化された出力ポートについてそれぞれタ
スク固有の出力レジスタ（図示せず）が設けられてい
る。このタスク固有の出力レジスタは、該当タスク以外
のタスクによる書込みが禁止された構成となっている。
更に、後述するように、Ｌタスクにより上記出力レジス
タのうちいずれを有効化するかの判定を行い、その判定
結果に基づいて出力を出力切替回路１４により切り替え
るようになっている。

【００１１】また、図２に示すように、ＣＰＵ１１内に
は、プログラムメモリ１２から読み込まれた命令の属す
るタスクの種類を判別してそのエラーを検出するエラー
検出回路２４と、このエラー検出回路２４を通過した命
令をデコード（解読）する命令デコーダ・命令シーケン
サ２５が設けられ、この命令デコーダ・命令シーケンサ
２５によりデコードした命令の内容に応じて、演算器２
６（ＡＬＵ）で演算レジスタ２１，２２を用いて演算し
たり、リード信号又はライト信号をバスライン１７に出
力するようになっている。

【００１２】一方、プログラムメモリ１２内には、ＣＰ
Ｕ０用（Ｌタスク用）のプログラム領域２７と、ＣＰＵ
１用（Ａタスク用）のプログラム領域２８と、テーブル
即値データ領域２９とが設けられている。この実施例で
は、ＣＰＵ１用（Ａタスク用）のプログラム領域２８に
格納されたＡタスクのプログラムが、特許請求の範囲に
記載した“第１のプログラム”に該当し、後述する図５
（ａ）〜（ｄ）に示すフローチャートに従って燃料噴射
制御やイグナイタ制御等のエンジン制御を実行する。こ
のＡタスクは、後述するＬタスクで禁止されている分岐
命令も許容されている。

【００１３】これに対し、ＣＰＵ０用のプログラム領域
２７に格納されたＬタスクのプログラムは、特許請求の
範囲に記載した“第２のプログラム”に相当し、プログ
ラム暴走に至る危険性のある分岐命令が禁止され且つ固
定ループ化されたプログラムで構成されている。これに
より、Ｌタスクのプログラムの実行時には０番地から実
行を開始し、１番地，２番地，３番地，…と順々に命令
を実行していき、プログラム上指定した所定番地に無条
件再スタート命令を記述することによりプログラムカウ
ンタ２３が０番地に戻り、以後、上述した番地順の命令
実行を繰り返すようになる。また、このＬタスクは、命
令が全て１ワード命令に固定されている。この理由は、
命令のワード数が固定されていない命令体系（例えば１
ワード命令もあれば、２ワード命令もあるという命令体
系）では、２ワード命令を読み間違えて１ワード命令と
解釈した場合に、次のワードは本来の命令ではないの
で、何を実行するか分からないからである。

【００１４】このＬタスクのプログラムは、上述したよ
うにプログラム暴走に至る危険性のない信頼性の高いプ
ログラムである特長を活かし、電源電圧Ｖccの低下時に
出力切替回路１４によりＡタスクからＬタスクに切り替
えてエンジン制御を簡易的に代行するようになっている
（図６参照）。更に、このＬタスクは、Ａタスクの暴走
監視用のルーチンを含むと共に、固定ループ動作による
タイマとしての機能も備え、例えばインクリメント命令
又はデクリメント命令を実行させてそのカウント値が所
定の設定値に達したときに、Ａタスクの処理に割込みを
発生させることで、タイマ割込みと等価な定時間処理が
可能となっている。

【００１５】次に、本実施例で採用するパイプライン制
御方式について図４に基づいて説明する。本実施例のパ
イプラインは、例えば、命令フェッチ，命令デコード，
命令実行の各ステージからなる３段のパイプラインとし
て構成され、全命令がこの３段のパイプラインで遅滞な
く処理できるように設計されている。各ステージはそれ
ぞれ１サイクルで実行され、３サイクルで１命令を実行
するようになっているが、３段のパイプラインにより３
つの命令を並行処理することで、見掛上、１命令を１サ
イクルで実行するのと等価となっている。１サイクル
（各ステージ）の時間は、タイミングジェネレータから
出力されるＣＰＵ切替信号（クロック信号）により規定
されている。このＣＰＵ切替信号は、ローレベルの時間
ＴLoとハイレベルの時間ＴHiとが同一であり、このＣＰ
Ｕ切替信号のローレベル期間でＣＰＵ０（Ｌタスク）の
命令フェッチを行い、ハイレベル期間でＣＰＵ１（Ａタ
スク）の命令フェッチを行うことにより、ＣＰＵ０（Ｌ
タスク）とＣＰＵ１（Ａタスク）の両プログラムを１：
１の時分割比で並行にパイプライン処理するようになっ
ている。これにより、両タスクの命令フェッチと命令デ
コードは、逆ＣＰＵ関係（一方のタスクの命令をフェッ
チしている間に他方のタスクの命令をデコードする関
係）となっている。

【００１６】このパイプライン処理中に、図４に示すよ
うに、例えば、ＣＰＵ０のＸ＋１番地の命令が分岐命令
（ＪＭＰ）であるとすると、このＸ＋１番地の分岐命令
をデコードする命令デコードステージで、分岐先アドレ
ス（ＸＸ番地）をセットし、当該分岐命令が含まれるタ
スク（ＣＰＵ０）の次の命令フェッチステージで、分岐
先アドレス（ＸＸ番地）の命令をフェッチする。このた
め、分岐命令があっても、パイプラインに無駄サイクル
（遅延サイクル）が生じることは無く、パイプラインの
遅延を防止できる。この場合、分岐先アドレスのセット
（分岐命令実行）を命令デコードステージで行う結果、
分岐命令については命令実行ステージで何も処理を行わ
ないことになる。

【００１７】一方、第２の回路ブロック１０には、外部
から制御データを読み込むために、図３に示すようにＡ
／Ｄ変換器３１，バッファ３２，フィルタ回路３３及び
アンプ回路３４が設けられ、水温センサ３５，吸気温セ
ンサ３６，スロット開度センサ３７等から出力されるア
ナログ電圧信号がバッファ３２を通してＡ／Ｄ変換器３
１に入力され、ディジタル信号に変換されてＣＰＵ１１
に読み込まれる。また、ノックセンサ３８から出力され
るノッキング信号は、フィルタ回路３３でエンジン振動
ノイズが取り除かれ、アンプ回路３４で所定倍信号増幅
された後、Ａ／Ｄ変換器３１に入力される。このＡ／Ｄ
変換器３１には、図１に示すように第１の回路ブロック
９に設けられた発振回路３９からシステムクロックｆsy
s が入力される。

【００１８】ところで、エンジン制御を行うＡタスクの
プログラムは、きめ細かな制御を行うために、通常、分
岐命令（ジャンプ命令）等を多く含んだ比較的複雑なプ
ログラムが用いられており、それ故に、電源電圧の低下
により暴走・デッドロックしやすいという事情がある。
更に、電源電圧が低下すれば、Ａ／Ｄ変換器３１のＡ／
Ｄ変換誤差も大きくなる。

【００１９】そこで、この実施例では、第１の回路ブロ
ック９に設けられた電源コントロール回路４０に、マイ
クロコンピュータの電源電圧Ｖccを監視する電源電圧監
視手段としての機能を持たせ、例えば定格５Ｖの電源電
圧Ｖccが出力切替電圧（例えば４．５Ｖ）よりも低下し
たときに、電源コントロール回路４０によって、外部リ
セット信号発生回路（図示せず）からリセット信号をＡ
／Ｄ変換器３１のリセット端子に入力させて、Ａ／Ｄ変
換器３１をリセットさせる。これと同時に、第１の回路
ブロック９に設けられたフラグ発生回路４１にもリセッ
ト信号を入力し、このフラグ発生回路４１からフラグ信
号をＣＰＵ１１に入力して、電源電圧Ｖccが４．５Ｖ以
下に低下したことを知らせる。

【００２０】更に、電源コントロール回路４０は、電源
電圧Ｖccが動作下限電圧（例えば３Ｖ）以下に低下した
ときに、動作停止信号（リセット信号）をＣＰＵ１１に
入力して、第１の回路ブロック９の動作も停止・リセッ
トさせる。

【００２１】要するに、この実施例では、Ａ／Ｄ変換器
３１とＡタスクの双方の安定動作範囲である４．５Ｖ以
上と、Ｌタスクの安定動作範囲である３Ｖ以上と、マイ
クロコンピュータ全体の動作が不安定になる３Ｖ以下の
３段階に分けて制御を行うものである。具体的には、
４．５Ｖ以上では、Ａ／Ｄ変換器３１を通して各種セン
サ信号を読み込んで、Ａタスクにより通常のエンジン制
御を実行する。そして、４．５Ｖ〜３Ｖの範囲では、Ａ
／Ｄ変換器３１をリセットさせると共に、出力切替回路
１４により出力をＡタスクからＬタスクに切り替え、こ
のＬタスクによって燃料噴射又はイグナイタ制御等のエ
ンジン制御を簡易的に代行させる。更に、３Ｖ以下で
は、Ｌタスクの動作も不安定になるので、マイクロコン
ピュータ全体の動作を停止・リセットさせる。

【００２２】以下、この制御の詳細な内容を図５及び図
６のフローチャートに従って説明する。まず、電源電圧
Ｖccが４．５Ｖ以上のときに実行されるＡタスクによる
制御内容を図５に基づいて説明する。ベース処理では、
（ａ）に示すように、最初に初期化し（ステップ１０
１）、吸入空気量の計算（ステップ１０２）、エンジン
回転数の計算（ステップ１０３）、噴射量の計算（ステ
ップ１０４）、点火時期の計算（ステップ１０５）を行
う。この後、ダイアグノーシス（正常異常の診断）を行
って（ステップ１０６）、ステップ１０２に戻り、上述
した処理を繰り返す。このベース処理中に、エンジン回
転に同期して、（ｂ）に示す割込処理が行われる。この
割込処理では、エンジン回転パルス間隔を計算し（ステ
ップ１１１）、噴射量を出力すると共に（ステップ１１
２）、イグナイタ出力（通電開始タイミング出力，点火
タイミング出力）の処理を行う（ステップ１１３）。

【００２３】また、データの読込みタイミングを決定す
るために、（ｃ）に示す割込処理により、タイマと同期
させて、カウンタ処理を行い（ステップ１２１）、Ａ／
Ｄ変換器３１によるＡ／Ｄ変換をスタートさせる（ステ
ップ１２２）。この後、（ｄ）に示す割込処理により、
Ａ／Ｄ変換完了時に、Ａ／Ｄ変換器３１から出力される
データをＣＰＵ１１に読み込む（ステップ１３１）。

【００２４】一方、Ｌタスクの処理は図６に示されてお
り、上述したＡタスクの処理と１：１の時分割比で並行
にパイプライン処理される。このＬタスクは、データメ
モリ１３（ＲＡＭ）及び出力回路１５ａの出力レジスタ
への書込みの許可／禁止が次の命令形式で記述されてい
る。

【００２５】［ＯＥＮ ＲＡＭアドレス，ビット位置］
ここで、“ＯＥＮ”はアウトプットイネーブル命令であ
り、この“ＯＥＮ”の次に記述されている該当ＲＡＭア
ドレスの該当ビット位置のデータが“１”か“０”かに
より書込みの許可／禁止を行うもので、例えば、該当ビ
ット位置のデータが“１”のときは書込み許可となり、
“０”のときは書込み禁止となる。この実施例では、書
込みの許可／禁止を判定するビット位置として、例えば
ＬＳＢ（最下位のビット）と２桁目のビットが割り当て
られている。ＬＳＢは、アイドルスイッチ（以下「Ｉｄ
ｌ」と略記する）がオンのときに“１”となり、オフの
ときに“０”となる。また、２桁目のビットは、電源電
圧Ｖccが４．５Ｖ以上のときに“０”となり、４．５Ｖ
未満のときに“１”となる。

【００２６】このＬタスクでは、図６に示すように、ま
ず、“ＯＥＮ”を“Ｈｉ”としてデータメモリ１３への
書込みを許可する（ステップ２０１）。この後、ステッ
プ２０２で、Ｉｄｌがオフのときの噴射量をデータメモ
リ１３に書き込む（ステップ２０２）。次いで、“ＯＥ
Ｎ”の次に記述されている該当ＲＡＭアドレスのＬＳＤ
が“１”のとき（つまりＩｄｌがオンのとき）には、デ
ータメモリ１３への書込みを許可して（ステップ２０
３）、Ｉｄｌがオン時の噴射量をデータメモリ１３に書
き込む（ステップ２０４）。

【００２７】この後、該当ＲＡＭアドレスの２桁目のビ
ットの値が“１”であれば（つまり電源電圧Ｖccが４．
５Ｖ未満であれば）、出力切替回路１４により出力をＡ
タスクからＬタスクに切り替える。この後、該当ＲＡＭ
アドレスの２桁目のビットの値が“１”であれば（つま
り電源電圧Ｖccが４．５Ｖ未満であれば）、Ｌタスク側
の出力レジスタへの書込みを許可して（ステップ２０
６）、Ｌタスク側の出力レジスタに噴射量を書き込む
（ステップ２０７）。

【００２８】以上説明した第１実施例によれば、電源電
圧ＶccがＡタスクによる動作が不安定になる４．５Ｖ未
満に低下したときに、出力切替回路１４によりＡタスク
からＬタスクに切り替え、このＬタスクによって燃料噴
射又はイグナイタ制御等のエンジン制御を簡易的に代行
させる。このＬタスクのプログラムは、プログラム暴走
・デッドロックに至る危険性のある分岐命令の無い固定
ループ化されたプログラムで構成されているので、この
Ｌタスクのプログラムは電源電圧Ｖccが多少低くても暴
走・デッドロックに至るおそれはなく、決められたプロ
グラムを繰り返し実行して、バックアップの役割を確実
に果たすことができる。これにより、ソフトウエアによ
り安定的に制御できる電源電圧Ｖccの範囲を拡大でき
て、電源電圧Ｖcc低下時のバックアップ機能を強化する
ことができる。

【００２９】この場合、バックアップをソフトウエアに
より行うことができるので、設計変更（制御内容の変
更）の自由度を拡大でき、エンジン制御以外の種々の制
御にも広範囲に適用可能である。しかも、バックアップ
の役割を果たすＬタスクのプログラムは、固定ループ化
されたプログラムを正確に繰り返し実行することから、
Ａタスクのプログラムの暴走監視やタイマ演算，タイマ
割込みも行わせることができて、周辺回路における暴走
監視ロジック，ハードタイマ，割込みロジックを省略す
ることができると共に、多機能化も容易である。

【００３０】以上説明した第１実施例では、１つのマイ
クロコンピュータによって、ＡタスクとＬタスクとを時
分割でパイプライン処理するようにしたが、図７に示す
本発明の第２実施例のように、メイン側とサブ側の２つ
のマイクロコンピュータ５１，５２を設けた構成として
も良い。この場合、メイン側のマイクロコンピュータ５
１は、特許請求の範囲に記載した“第１のプログラム”
を実行して、燃料噴射制御やイグナイタ制御等のエンジ
ン制御を実行する。これに対し、サブ側のマイクロコン
ピュータ５２は、前述した第１実施例と同じく、Ａタス
クとＬタスクとを時分割でパイプライン処理する構成と
なっており、Ｌタスクのプログラムが特許請求の範囲に
記載した“第２のプログラム”に相当し、第１実施例と
同じく、プログラム暴走に至る危険性のある分岐命令が
禁止され且つ固定ループ化されたプログラムで構成され
ている。一方、Ａタスクのプログラムは、分岐命令も許
容され、データ制御，タイマ演算等の処理を行う。両マ
イクロコンピュータ５１，５２の出力は、出力切替手段
たる出力切替回路５３によりいずれか一方に切り替えら
れ、出力駆動回路５４を介してアクチュエータ５５を駆
動する。

【００３１】この第２実施例では、電源電圧Ｖccが出力
切替電圧（例えば４．５Ｖ）以上のときには、メイン側
のマイクロコンピュータ５１の演算結果を出力切替回路
５３から出力する。この後、電源電圧Ｖccが出力切替電
圧よりも低下すると、サブ側のマイクロコンピュータ５
２から出力切替信号が出力切替回路５３に入力され、出
力切替回路５３の出力をサブ側に切り替える。これによ
り、サブ側のマイクロコンピュータ５２の演算結果であ
るＬタスクの演算結果が出力切替回路５３から出力され
て、エンジン制御が簡易的に代行され、第１実施例と同
じ作用・効果が得られる。

【００３２】尚、上記各実施例では、２つのタスクを時
分割並行処理するようにしたが、３つ以上のタスクを時
分割並行処理するようにしても良い（この場合、複数の
タスクを分岐命令の無い固定ループ化されたプログラム
で構成しても良い）。

【００３３】その他、本発明は、エンジン制御に限定さ
れず、車両の姿勢制御や空調制御等に適用したり、車両
以外の制御装置に適用して実施しても良い等、要旨を逸
脱しない範囲内で種々の変更が可能である。

【００３４】

【発明の効果】以上の説明から明らかなように、本発明
によれば、電源電圧が安定動作範囲から外れたときのバ
ックアップ用の第２のプログラムは、第１のプログラム
に比べて分岐命令の無い固定ループ化されたプログラム
で構成されているので、電源電圧が多少低く（高く）て
も暴走・デッドロックに至る可能性が非常に小さく、バ
ックアップの役割を充分に果たすことができて、ソフト
ウエアにより安定的に制御できる電源電圧の範囲を拡大
でき、電源電圧変動時のバックアップ機能を強化するこ
とができる。

【００３５】この場合、バックアップをソフトウエアに
より行うことができるので、設計変更（制御内容の変
更）の自由度を拡大できて、種々の制御に広範囲に適用
可能である。しかも、バックアップの役割を果たす第２
のプログラムは、固定ループ化されたプログラムを正確
に繰り返し実行することから、第１のプログラムの暴走
監視やタイマとしても機能させることができ、周辺回路
における暴走監視ロジック，ハードタイマ，割込みロジ
ックを省略することができると共に、多機能化も容易で
ある。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すマイクロコンピュー
タ全体のブロック図

【図２】マイクロコンピュータの主要部のブロック図

【図３】第２の回路ブロックの詳細ブロック図

【図４】パイプライン処理を説明するタイムチャート

【図５】Ａタスクの処理内容を示すフローチャート

【図６】Ｌタスクの処理内容を示すフローチャート

【図７】本発明の第２実施例を示すブロック図

【符号の説明】

９…第１の回路ブロック、１０…第２の回路ブロック、
１１…ＣＰＵ、１２…プログラムメモリ、１３…データ
メモリ、１４…出力切替回路（出力切替手段）、１９，
２０…アドレスレジスタ、２１，２２…演算レジスタ、
２３…プログラムカウンタ、２４…エラー検出回路、２
５…命令デコーダ・命令シーケンサ、２６…演算器、２
７…ＣＰＵ０（Ｌタスク）プログラム領域、２８…ＣＰ
Ｕ１（Ａタスク）プログラム領域、２９…テーブル即値
データ領域、３１…Ａ／Ｄ変換器、４０…電源コントロ
ール回路（電源電圧監視手段）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 制御対象を制御する第１のプログラムを
   実行するマイクロコンピュータの動作をバックアップす
   るものにおいて、 前記マイクロコンピュータの電源電圧を監視する電源電
   圧監視手段を設けると共に、前記第１のプログラムをバ
   ックアップする第２のプログラムを、分岐命令の無い固
   定ループ化されたプログラムで構成し、前記電源電圧が
   安定動作範囲から外れたときに、前記制御対象の制御を
   前記第１のプログラムから前記第２のプログラムに切り
   替えて簡易的に代行させるように構成したことを特徴と
   するマイクロコンピュータのバックアップ装置。