JPS6051737B2 - オプシヨン命令イリ−ガル処理方式 - Google Patents
オプシヨン命令イリ−ガル処理方式Info
- Publication number
- JPS6051737B2 JPS6051737B2 JP53098939A JP9893978A JPS6051737B2 JP S6051737 B2 JPS6051737 B2 JP S6051737B2 JP 53098939 A JP53098939 A JP 53098939A JP 9893978 A JP9893978 A JP 9893978A JP S6051737 B2 JPS6051737 B2 JP S6051737B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- option
- control memory
- memory card
- optional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御による汎用性に富む情
報処理装置に関するものである。
報処理装置に関するものである。
マイクロプログラムは命令を実行するハードウェア動作
を、制御記憶ＲＯＭの内容を次々と取り出していくこと
によつて制御していく制御方法である。
を、制御記憶ＲＯＭの内容を次々と取り出していくこと
によつて制御していく制御方法である。
第１図はマイクロプログラム制御による一般的な処理装
置を説明する構成図である。
置を説明する構成図である。
第１図において、１は命令レジスタＩＲ、２はマイクロ
プログラムシーケンス制御回路ＳＥＱ、３は制御メモリ
ＣＭ、４はマイクロ命令レジスタＣＭＩＲをそれぞれ示
している。命令レジスタＩＲＩには主記憶装置ＭＭから
読み出された機械命令が設定される。マイクロプログラ
ムシーケン不制御回路ＳＥＱ２は命令レジスタＩＲＩの
命令コードにもとずいて制御メモリＣＭ３に収容されて
いる各マイクロ命令対応のマイクロ命令群の先頭アドレ
スを発生する。マイクロ命令レジスタＣＭＩＲ４は前記
先頭アドレスにより制御メモリＣＭ３の内容を１−語ず
つ読み出し、各マイクロ命令に必要な処理を実行してい
く。主記憶装置ＭＭからの機械命令は一般に第５図に示
す如く構成をとり、その命令コード表の一例を第６図に
示す。
プログラムシーケンス制御回路ＳＥＱ、３は制御メモリ
ＣＭ、４はマイクロ命令レジスタＣＭＩＲをそれぞれ示
している。命令レジスタＩＲＩには主記憶装置ＭＭから
読み出された機械命令が設定される。マイクロプログラ
ムシーケン不制御回路ＳＥＱ２は命令レジスタＩＲＩの
命令コードにもとずいて制御メモリＣＭ３に収容されて
いる各マイクロ命令対応のマイクロ命令群の先頭アドレ
スを発生する。マイクロ命令レジスタＣＭＩＲ４は前記
先頭アドレスにより制御メモリＣＭ３の内容を１−語ず
つ読み出し、各マイクロ命令に必要な処理を実行してい
く。主記憶装置ＭＭからの機械命令は一般に第５図に示
す如く構成をとり、その命令コード表の一例を第６図に
示す。
第５図において１６ビット構成かＪら成る機械命令は８
ビットの命令コードｆと、８ビットのデイスプレースメ
ント部山から構成される。第６図において、命令コード
（０１０１××××）はコード命令であり、基本命令の
一部である。また命令コード（１１１０１１１０）はオ
プション命令の一部である命令コード（イ）１１１１１
０１）はイリーガルな命令であり正常な使用状態で指定
されるものではない。従つて障害検出等の手段としてイ
リーガル命令が指定された場合、例えば割込原因とする
などの手段でプログラムに通知する等の方法が良く採用
される。またオプション命令は通常は必要としない命令
群を指しておりその機能を実現するためのハードウェア
はオプションのカード（パッケージ）として必要時に実
装するのが一般的である。
ビットの命令コードｆと、８ビットのデイスプレースメ
ント部山から構成される。第６図において、命令コード
（０１０１××××）はコード命令であり、基本命令の
一部である。また命令コード（１１１０１１１０）はオ
プション命令の一部である命令コード（イ）１１１１１
０１）はイリーガルな命令であり正常な使用状態で指定
されるものではない。従つて障害検出等の手段としてイ
リーガル命令が指定された場合、例えば割込原因とする
などの手段でプログラムに通知する等の方法が良く採用
される。またオプション命令は通常は必要としない命令
群を指しておりその機能を実現するためのハードウェア
はオプションのカード（パッケージ）として必要時に実
装するのが一般的である。
このような構成の場合オプション機能が実装されなくて
も処理を正常に続行する必要がある。従つて例えばイリ
ーガルな命令と同等の扱いにするなどの対策を購じる。
第２図は従来のオプション命令イリーガル処理方式の一
例を示すものである。
も処理を正常に続行する必要がある。従つて例えばイリ
ーガルな命令と同等の扱いにするなどの対策を購じる。
第２図は従来のオプション命令イリーガル処理方式の一
例を示すものである。
第２図において、２１は命令レジスタＩＲ，２２はイリ
ーガル命令デコーダＤＥＣ″，２３はオプション命令デ
コーダＤＥＣ，２４は制御メモリアドレス展開ＲＯＭ（
ＭＡＰ），２５はマイクロプログラムシーケンス制御回
路ＳＥＱ２６は制御メモ１ＪＣＭ，２７はオプション用
制御メモリカードＣＭ″，２８はマイクロ命令レジスタ
ＣＭＩＲ，２９は割込表示用フリップフロップＩＳを示
す。
ーガル命令デコーダＤＥＣ″，２３はオプション命令デ
コーダＤＥＣ，２４は制御メモリアドレス展開ＲＯＭ（
ＭＡＰ），２５はマイクロプログラムシーケンス制御回
路ＳＥＱ２６は制御メモ１ＪＣＭ，２７はオプション用
制御メモリカードＣＭ″，２８はマイクロ命令レジスタ
ＣＭＩＲ，２９は割込表示用フリップフロップＩＳを示
す。
この従来によるオプション命令イリーガル処理方式にお
−いては、オプション命令が指定されたことを判定する
ためにオプション命令デコーダＤＥＣ２３が設けられて
おり、オプション用制御メモリカードが実装されていな
い情報を得て直接割込表示フリップフロップＩＳ２９を
点火させ割込原因としてプーログラムに通知することが
できる。即ちオプション用制御メモリカードＣＭ″２７
が実装されない場合はオプション命令が指定されると図
示されない外部指示手段からの未実装情報によりオプシ
ョン命令デコーダＤＥＣ２３がイネーブルされるため！
割込表示フリップフロップＩＳ２９を点火する。しかし
上記従来の方法によればオプション命令の判定を布線論
理で行なつているため専用のハードウェアを必要とする
欠点があつた。この欠点を解決する１つの方法として、
オプシ・ヨン命令実行時にはオプション用制御メモリカ
ードを実装すると共に、基本部の基本用制御メモリカー
ドのＭＡＰの内容を書き替えてオプション命令を実行さ
せる方法がある。
−いては、オプション命令が指定されたことを判定する
ためにオプション命令デコーダＤＥＣ２３が設けられて
おり、オプション用制御メモリカードが実装されていな
い情報を得て直接割込表示フリップフロップＩＳ２９を
点火させ割込原因としてプーログラムに通知することが
できる。即ちオプション用制御メモリカードＣＭ″２７
が実装されない場合はオプション命令が指定されると図
示されない外部指示手段からの未実装情報によりオプシ
ョン命令デコーダＤＥＣ２３がイネーブルされるため！
割込表示フリップフロップＩＳ２９を点火する。しかし
上記従来の方法によればオプション命令の判定を布線論
理で行なつているため専用のハードウェアを必要とする
欠点があつた。この欠点を解決する１つの方法として、
オプシ・ヨン命令実行時にはオプション用制御メモリカ
ードを実装すると共に、基本部の基本用制御メモリカー
ドのＭＡＰの内容を書き替えてオプション命令を実行さ
せる方法がある。
しかしこの場合は基本部のＲＯＭを書き替える必要があ
り、オプション命令実行時は該基本用制御メモリカード
が無駄になる欠点がある。本発明は、上記基本部のＲＯ
Ｍを書きかえることなく少ないハードウェア構成で経済
的にオプション命令の機能を追加することが可能な方法
を提供するものである。
り、オプション命令実行時は該基本用制御メモリカード
が無駄になる欠点がある。本発明は、上記基本部のＲＯ
Ｍを書きかえることなく少ないハードウェア構成で経済
的にオプション命令の機能を追加することが可能な方法
を提供するものである。
上記目的を達成するため、本発明は基本命令とオプショ
ン命令を具備し、該基本命令を制御するノ基本用制御メ
モリカードと、該オプション命令を制御するオプション
用制御メモリカードを用意したマイクロプログラム制御
による情報処理装置においてオプション命令実行時はオ
プション用制御メモリカードを実装する形式として、該
オプション用制御メモリカードが実装されているか否か
を示す指示手段と、該指示手段の実装情報により、オプ
ション用制御メモリカード内に用意されたオプション命
令用マイクロ命令を実行する手段と、該オプション用制
御メモリカードの未実装時は前記指示手段の未実装情報
により該基本用制御メモリカード内に用意されたオプシ
ョン命令対応のマイクロ命令を実行し、その指定によつ
てイリーガル命令処理用マイクロルーチンを実行させる
手段を有することを特徴とするものである。
ン命令を具備し、該基本命令を制御するノ基本用制御メ
モリカードと、該オプション命令を制御するオプション
用制御メモリカードを用意したマイクロプログラム制御
による情報処理装置においてオプション命令実行時はオ
プション用制御メモリカードを実装する形式として、該
オプション用制御メモリカードが実装されているか否か
を示す指示手段と、該指示手段の実装情報により、オプ
ション用制御メモリカード内に用意されたオプション命
令用マイクロ命令を実行する手段と、該オプション用制
御メモリカードの未実装時は前記指示手段の未実装情報
により該基本用制御メモリカード内に用意されたオプシ
ョン命令対応のマイクロ命令を実行し、その指定によつ
てイリーガル命令処理用マイクロルーチンを実行させる
手段を有することを特徴とするものである。
以下図面により本発明の実施例を説明する。
第３図は本発明の一実施例である。第３図において前記
第２図にて示した符号と同一符号は同一の装置または回
路を示し、その他、３７はゲートＡ，３８はゲートＢ，
ａはオプション命令指示信号線、ｂは未実装情報信号線
を示す。制御メモリアドレス展開ＲＯＭ（ＭＡＰ）３２
には命令レジスタ１Ｒ３１からの各機械命令に対する制
御メモリカードＣＭ３４内のマイクロ命令先頭アドレス
及び該ＭＡＰ３２の制御ビットが収容されている。オプ
ション用制御メモリカードＣＭ″３５が実装されていな
い場合、ゲートＡ３７にはインヒビツト信号が未実装情
報信号線ｂを径由して供給される。一方ゲートＡ３７の
他方の入力は制御メモリアドレス展開ＲＯＭ（ＭＡＰ）
３２の制御ビット出力が供給されており、該制御ビット
の出力は、制御メモリアドレス展開ＲＯＭ（ＭＡＰ）３
２の展開結果がオプション命令であつた場合、゜゛１゛
が与えられる。即ち、オプション用制御メモリカードＣ
Ｍ″３５が未実装でオプション命令が指定された場合、
ゲートＡ３７の出力は“゜０゛となる。さらにゲートＡ
３７の出力は、ゲートＢ３８のオア回路に供給されてお
り、制御メモリアドレス展開ＲＯＭ（Ｍ．ＡＰ）３２か
らのＣＭアドレスを修飾する（番地が変更される）構成
となつている。今ゲートＡ３７の出力は前記により゜゜
０゛のため、この場合ＣＭアドレスはＭＡＰ３２の出力
情報そのままにマイクロプログラムシーケンス制御回路
ＳＥＱ３３に供給される。この時のＣＭ内対応マイクロ
プログラムオプション第４図の１（イ）１００番地）が
実行される。第４図は、本発明による制御メモリ内のマ
イクロ命令実行形式を表わしたものであり、１はオプシ
ョン用制御メモリカード未実装時のオプション命令先頭
アドレス、２はオプション用制御メモリカード実装時の
オプション命令先頭アドレスを示す。
第２図にて示した符号と同一符号は同一の装置または回
路を示し、その他、３７はゲートＡ，３８はゲートＢ，
ａはオプション命令指示信号線、ｂは未実装情報信号線
を示す。制御メモリアドレス展開ＲＯＭ（ＭＡＰ）３２
には命令レジスタ１Ｒ３１からの各機械命令に対する制
御メモリカードＣＭ３４内のマイクロ命令先頭アドレス
及び該ＭＡＰ３２の制御ビットが収容されている。オプ
ション用制御メモリカードＣＭ″３５が実装されていな
い場合、ゲートＡ３７にはインヒビツト信号が未実装情
報信号線ｂを径由して供給される。一方ゲートＡ３７の
他方の入力は制御メモリアドレス展開ＲＯＭ（ＭＡＰ）
３２の制御ビット出力が供給されており、該制御ビット
の出力は、制御メモリアドレス展開ＲＯＭ（ＭＡＰ）３
２の展開結果がオプション命令であつた場合、゜゛１゛
が与えられる。即ち、オプション用制御メモリカードＣ
Ｍ″３５が未実装でオプション命令が指定された場合、
ゲートＡ３７の出力は“゜０゛となる。さらにゲートＡ
３７の出力は、ゲートＢ３８のオア回路に供給されてお
り、制御メモリアドレス展開ＲＯＭ（Ｍ．ＡＰ）３２か
らのＣＭアドレスを修飾する（番地が変更される）構成
となつている。今ゲートＡ３７の出力は前記により゜゜
０゛のため、この場合ＣＭアドレスはＭＡＰ３２の出力
情報そのままにマイクロプログラムシーケンス制御回路
ＳＥＱ３３に供給される。この時のＣＭ内対応マイクロ
プログラムオプション第４図の１（イ）１００番地）が
実行される。第４図は、本発明による制御メモリ内のマ
イクロ命令実行形式を表わしたものであり、１はオプシ
ョン用制御メモリカード未実装時のオプション命令先頭
アドレス、２はオプション用制御メモリカード実装時の
オプション命令先頭アドレスを示す。
即ち、オプション用制御メモリカード未実装時には第４
図の１（４）１０幡地）が実行されて、このジャンプ命
令によりイリーガル命令処理マイクロプログラムが実行
されるのでマイクロ命令レジスタＣＭＩＲ３６を径由し
て割込表示フリップＩＳ３９が点火される。
図の１（４）１０幡地）が実行されて、このジャンプ命
令によりイリーガル命令処理マイクロプログラムが実行
されるのでマイクロ命令レジスタＣＭＩＲ３６を径由し
て割込表示フリップＩＳ３９が点火される。
またオプション用制御メモリカードＣＭ″３５が実装さ
れて、、オプション命令が指定された楊合、ゲートＡ３
７の出力は“１゛である。
れて、、オプション命令が指定された楊合、ゲートＡ３
７の出力は“１゛である。
従つてＭＡＰ３２からのＣＭアドレスはゲートＢ３８に
て、ゲートＡ３７からの出力によつて修飾されてマイク
ロプログラムシーケンス制御回路ＳＥＱ３３に供給され
る。この時対応マイクロプログラムは第４図の２（修飾
されたアドレスの１１０幡地）が実行される。即ちオプ
ション命令本来のマイクロプログラムが実行される。以
上説明した如く、本発明によれば少ないハードウェア構
成で、オプション命令のイリーガル処理を実現すること
ができる。
て、ゲートＡ３７からの出力によつて修飾されてマイク
ロプログラムシーケンス制御回路ＳＥＱ３３に供給され
る。この時対応マイクロプログラムは第４図の２（修飾
されたアドレスの１１０幡地）が実行される。即ちオプ
ション命令本来のマイクロプログラムが実行される。以
上説明した如く、本発明によれば少ないハードウェア構
成で、オプション命令のイリーガル処理を実現すること
ができる。
第１図はマイクロプログラム制御による一般的な処理装
置の制御メモリ周辺回路を示し、第２図は従来のオプシ
ョン命令イリーガル処理方式の一実施例、第３図は本発
明によるオプション命令イリーガル処理方式の一実施例
、第４図は本発明による制御メモリ内のマイクロ命令実
行形式の一例、第５図は一般的なマイクロ命令フォーマ
ットの一例第６図は一般的な命令コード表の一例をそｊ
れぞれ示す。 ＩＲ・・・・命令レジスタ、ＳＥＱ・・・・・・マイク
ロプログラムシーケンス制御回路、ＣＭ，ＣＭ″・ ・
・制御メモリ、ＣＭＩＲ・・・・・・マイクロ命令レジ
スタ、ＭＡＰ・・制御メモリアドレス展開ＲＯＭ．．Ｄ
ＥＣ・・・・・・オ７プシヨン命令デコーダ、ＤＥＣ″
・・・・イリーガル命令デコーダ、ＩＳ・・・・・・割
込表示フリップフロップ。
置の制御メモリ周辺回路を示し、第２図は従来のオプシ
ョン命令イリーガル処理方式の一実施例、第３図は本発
明によるオプション命令イリーガル処理方式の一実施例
、第４図は本発明による制御メモリ内のマイクロ命令実
行形式の一例、第５図は一般的なマイクロ命令フォーマ
ットの一例第６図は一般的な命令コード表の一例をそｊ
れぞれ示す。 ＩＲ・・・・命令レジスタ、ＳＥＱ・・・・・・マイク
ロプログラムシーケンス制御回路、ＣＭ，ＣＭ″・ ・
・制御メモリ、ＣＭＩＲ・・・・・・マイクロ命令レジ
スタ、ＭＡＰ・・制御メモリアドレス展開ＲＯＭ．．Ｄ
ＥＣ・・・・・・オ７プシヨン命令デコーダ、ＤＥＣ″
・・・・イリーガル命令デコーダ、ＩＳ・・・・・・割
込表示フリップフロップ。
Claims (1)
- １ 基本命令とオプション命令を具備し、該基本命令を
制御する基本用制御メモリカードと、該オプション命令
を制御するオプション用制御メモリカードを用意したマ
イクロプログラム制御による情報処理装置において、オ
プション命令実行時はオプション用制御メモリカードを
実装する形式として、該オプション用制御メモリカード
が実装されているか否かを示す指示手段と、該指示手段
の実装情報により、オプション用制御メモリカード内に
用意されたオプション命令用マイクロ命令を実行する手
段と、該オプション用制御メモリカードの未実装時は前
記指示手段の未実装情報により該基本用制御メモリカー
ド内に用意されたオプション命令対応のマイクロ命令を
実行し、その指定によつてイリーガル命令処理用マイク
ロルーチンを実行させる手段を有することを特徴とする
オプション命令イリーガル処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53098939A JPS6051737B2 (ja) | 1978-08-14 | 1978-08-14 | オプシヨン命令イリ−ガル処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53098939A JPS6051737B2 (ja) | 1978-08-14 | 1978-08-14 | オプシヨン命令イリ−ガル処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5525192A JPS5525192A (en) | 1980-02-22 |
| JPS6051737B2 true JPS6051737B2 (ja) | 1985-11-15 |
Family
ID=14233080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53098939A Expired JPS6051737B2 (ja) | 1978-08-14 | 1978-08-14 | オプシヨン命令イリ−ガル処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051737B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57130148A (en) * | 1981-02-02 | 1982-08-12 | Oki Electric Ind Co Ltd | Microprogram control system |
| JPS60193046A (ja) * | 1984-03-14 | 1985-10-01 | Fujitsu Ltd | 命令例外検出方式 |
-
1978
- 1978-08-14 JP JP53098939A patent/JPS6051737B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5525192A (en) | 1980-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| KR890010673A (ko) | 데이타 프로세서 및 그 처리제어방식 | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| KR900006853A (ko) | 마이크로 프로세서 | |
| JPS6051737B2 (ja) | オプシヨン命令イリ−ガル処理方式 | |
| KR19980054349A (ko) | 옵션 자동 설정 회로 | |
| JPS5826043B2 (ja) | プロセツサのリセツト方式 | |
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| JPS63280333A (ja) | マイクロプログラム制御装置 | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPS61838A (ja) | マイクロプログラム制御装置 | |
| JP2903601B2 (ja) | Ｒｏｍ内蔵マイクロコンピュータ | |
| JPH02141833A (ja) | 情報処理装置 | |
| JPH02133833A (ja) | インサーキツトエミユレータ制御装置 | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPS63159935A (ja) | デ−タ処理装置 | |
| JPS5884334A (ja) | 入出力制御方式 | |
| JPH09101898A (ja) | 情報処理装置 | |
| JPS6362037A (ja) | マイクロプログラム制御装置 | |
| JPH0514290B2 (ja) | ||
| JPH0527967A (ja) | 計算機システム | |
| JPH056280A (ja) | 割り込み制御方式 | |
| JPS60159942A (ja) | デ−タ処理装置 | |
| JPS63168733A (ja) | マイクロプログラム制御装置 | |
| JPS625466A (ja) | 補助プロセツサ制御方式 |